авторефераты диссертаций БЕСПЛАТНАЯ БИБЛИОТЕКА РОССИИ

КОНФЕРЕНЦИИ, КНИГИ, ПОСОБИЯ, НАУЧНЫЕ ИЗДАНИЯ

<< ГЛАВНАЯ
АГРОИНЖЕНЕРИЯ
АСТРОНОМИЯ
БЕЗОПАСНОСТЬ
БИОЛОГИЯ
ЗЕМЛЯ
ИНФОРМАТИКА
ИСКУССТВОВЕДЕНИЕ
ИСТОРИЯ
КУЛЬТУРОЛОГИЯ
МАШИНОСТРОЕНИЕ
МЕДИЦИНА
МЕТАЛЛУРГИЯ
МЕХАНИКА
ПЕДАГОГИКА
ПОЛИТИКА
ПРИБОРОСТРОЕНИЕ
ПРОДОВОЛЬСТВИЕ
ПСИХОЛОГИЯ
РАДИОТЕХНИКА
СЕЛЬСКОЕ ХОЗЯЙСТВО
СОЦИОЛОГИЯ
СТРОИТЕЛЬСТВО
ТЕХНИЧЕСКИЕ НАУКИ
ТРАНСПОРТ
ФАРМАЦЕВТИКА
ФИЗИКА
ФИЗИОЛОГИЯ
ФИЛОЛОГИЯ
ФИЛОСОФИЯ
ХИМИЯ
ЭКОНОМИКА
ЭЛЕКТРОТЕХНИКА
ЭНЕРГЕТИКА
ЮРИСПРУДЕНЦИЯ
ЯЗЫКОЗНАНИЕ
РАЗНОЕ
КОНТАКТЫ


Pages:     | 1 | 2 ||

«И.В. Хмелевский, В.П. Битюцкий ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ ОДНОПРОЦЕССОРНЫЕ ЭВМ ЧАСТЬ 1 Федеральное агентство по образованию ГОУ ...»

-- [ Страница 3 ] --

Варианты заданий Таблица 2. № Задание 1 (ЧФЗ) Задание 2 (ЧПЗ) Задание 3 (2-10) Опе вари- Операции Операции Операции ран анта ды X+Y X-Y X*Y X+Y X-Y X*Y X+Y X-Y X*Y 1 2 3 4 5 6 7 8 9 10 X 15 15 15 15.33 15.33 15.33 153 153 Y 33 33 33 33.15 33.15 33.15 331 331 X 32 32 32 32.67 32.67 32.67 326 326 Y 67 67 67 67.32 67.32 67.32 673 673 X 17 17 17 17.37 17.37 17.37 173 173 Y 37 37 37 37.17 37.17 37.17 371 371 X 30 30 30 30.63 30.63 30.63 306 306 Y 63 63 63 63.30 63.30 63.30 633 633 X 19 19 19 19.41 19.41 19.41 194 194 Y 41 41 41 41.19 41.19 41.19 411 411 X 28 28 28 28.59 28.59 28.59 285 285 Y 59 59 59 59.28 59.28 59.28 592 592 X 21 21 21 21.45 21.45 21.45 214 214 Y 45 45 45 45.21 45.21 45.21 452 452 X 26 26 26 26.55 26.55 26.55 265 265 Y 55 55 55 55.26 55.26 55.26 552 552 X 23 23 23 23.49 23.49 23.49 234 234 Y 49 49 49 49.23 49.23 49.23 492 492 Продолжение табл. 2. 1 2 3 4 5 6 7 8 9 10 X 24 24 24 24.51 24.51 24.51 245 245 Y 51 51 51 51.24 51.24 51.24 512 512 X 25 25 25 25.53 25.53 25.53 255 255 Y 53 53 53 53.25 53.25 53.25 532 532 X 22 22 22 22.47 22.47 22.47 224 224 Y 47 47 47 47.22 47.22 47.22 472 472 X 27 27 27 27.57 27.57 27.57 275 275 Y 57 57 57 57.27 57.27 57.27 572 572 X 20 20 20 20.43 20.43 20.43 204 204 Y 43 43 43 43.20 43.20 43.20 432 432 X 29 29 29 29.61 29.61 29.61 296 296 Y 61 61 61 61.29 61.29 61.29 612 612 X 38 38 38 38.54 38.54 38.54 385 385 Y 54 54 54 54.38 54.38 54.38 543 543 X 31 31 31 31.65 31.65 31.65 316 316 Y 65 65 65 65.31 65.31 65.31 653 653 X 16 16 16 16.35 16.35 16.35 163 163 Y 35 35 35 35.16 35.16 35.16 351 351 X 13 13 13 13.31 13.31 13.31 133 133 Y 31 31 31 31.13 31.13 31.13 331 331 X 18 18 18 18.72 18.72 18.72 187 187 Y 72 72 72 72.18 72.18 72.18 721 721 X 15 15 15 15.48 15.48 15.48 154 154 Y 48 48 48 48.15 48.15 48.15 481 481 X 41 41 41 41.58 41.58 41.58 415 415 Y 58 58 58 58.41 58.41 58.41 584 584 X 22 22 22 22.81 22.81 22.81 228 228 Y 81 81 81 81.22 81.22 81.22 812 812 X 19 19 19 19.74 19.74 19.74 197 197 Y 74 74 74 74.19 74.19 74.19 741 741 X 46 46 46 46.73 46.73 46.73 467 467 Y 73 73 73 73.46 73.46 73.46 734 734 X 38 38 38 38.62 38.62 38.62 386 386 Y 62 62 62 62.38 62.38 62.38 623 623 X 14 14 14 14.51 14.51 14.51 145 145 Y 51 51 51 51.14 51.14 51.14 511 511 X 23 23 23 23.36 23.36 23.36 233 233 Y 36 36 36 36.23 36.23 36.23 362 362 X 34 34 34 34.

71 34.71 34.71 347 347 Y 71 71 71 71.34 71.34 71.34 713 713 X 19 19 19 19.64 19.64 19.64 196 196 Y 64 64 64 64.19 64.19 64.19 641 641 X 42 42 42 42.69 42.69 42.69 426 426 Y 69 69 69 69.42 69.42 69.42 694 694 X 35 35 35 35.68 35.68 35.68 356 356 Y 68 68 68 68.35 68.35 68.35 683 683 X 21 21 21 21.75 21.75 21.75 217 217 Y 75 75 75 75.21 75.21 75.21 752 752 X 17 17 17 17.66 17.66 17.66 176 176 Y 66 66 66 66.17 66.17 66.17 661 661 Окончание табл. 2. X 35 35 35 35.52 35.52 35.52 355 355 Y 52 52 52 52.35 52.35 52.35 523 523 X 28 28 28 28.83 28.83 28.83 288 288 Y 83 83 83 83.28 83.28 83.28 832 832 Пример выполнения контрольного задания (форма 2) № Задание 1 (ЧФЗ) Задание 2 (ЧПЗ) Задание 3 (2-10) Опе вари- Операции Операции Операции ран анта ды X+Y X-Y X*Y X+Y X-Y X*Y X+Y X-Y X*Y X 18 18 18 18.33 18.33 18.33 183 183 № Y 33 33 33 33.18 33.18 33.18 331 331 Задание 1. Выполнить арифметические действия, рассматривая операнды как ЧФЗ справа от МЗР в формате 1-го байта. Определить модуль результата. Формат результата – 2 байта.

1. Выполним операцию сложения Z = X+Y = 18(10) + 33(10) = 51(10).

X = 18(10) = 0001 0010(2);

Y = 33(10) = 0010 0001(2).

Выполним сложение в ПК:

Перенос (единицы) X 0001 + Y 0010 Сумма (X+Y) 0011 0011(2) = 51(10) Результат: Z = 0011 0011(2) = 51(10).

2. Выполним операцию вычитания Z = X-Y = 18(10) – 33(10) = -15(10).

X = 18(10) 0001 0010(2) - ПК - ПК (-) Y = -33(10) 1010 0001(2) Быстрый перевод 1101 1111(2) - ДК 0001 Перенос из знакового разряда отсутст + вует. Число отрицательное в ДК, так как 1101 знаковый разряд равен 1.

0 1111 0001(2) перенос.Вычислим результат, преобразовав его из ДК в ПК :

1111 0001(2) (ДК) 1000 1110 Инверсия всех разрядов, кроме знакового + 1000 1111(2) (ПК) = - 15(10) Результат: Z = 1000 1111(2) = 15(10).

3. Выполним операцию умножения Z = X*Y = 18(10)*33(10) = 594(10).

X = 18(10) = 0001 0010(2);

Y = 33(10) = 0010 0001(2).

Выполним операцию умножения младшими разрядами вперед:

Y= 0010 00010010 P 000010010 сдвиг на 1 разряд вправо + 00000000 P 000010010 сумма P1 + P 0000010010 сдвиг на 1 разряд вправо + P 0000010010 сумма P1+P2+P 00000010010 сдвиг на 1 разряд вправо + 00000000 P 00000010010 сумма P1+P2+P3+P 000000010010 сдвиг на 1 разряд вправо + P 000000010010 сумма P1+P2+P3+P4+P 0000000010010 сдвиг на 1 разряд вправо + 00010010 P 0001001010010 сумма P1+P2+P3+P4+P5+P 00001001010010 сдвиг на 1 разряд вправо Последние два нуля дают сдвиг на 2 разряда вправо После сдвига получим:

Z = 0000001001010010(2) = 594(10)т.

Задание 2. Выполнить арифметические действия, рассматривая операнды как ЧПЗ с основанием 2 в следующем формате: несмещенный порядок – 4 бита, ман тисса – 8 бит. Формат результата – тот же. Округление производить после приведе ния операнда к нормализованной форме. Результат нормализовать.

X = 18.33(10);

Y = 33.18(10).

• Преобразуем дробную часть Х, равную 0.33(10), в двоичное число:

2 * 0.33 = 0.66 0 (СЗР) 2 * 0.66 = 1.32 2 * 0.32 = 0.64 2 * 0.64 = 1.28 2 * 0.28 = 0.56 2 * 0.56 = 1.12 2 * 0.12 = 0.24 2 * 0.24 = 0.48 Таким образом, 0.33(10) = 0.01010100(2), a X = 18.33(10) = 00010010.01010100(2).

• Представим X в формате ЧПЗ, округлив значение мантиссы до 8 разрядов (не нормализованное число):

X= 0000*10010.011.

qx Px • Нормализуем X:

Pнорм x=Рx+5;

qx - сдвигаем на 5 разрядов вправо X= 0101*0.10010011.

qнорм x pнорм x • Преобразуем дробную часть Y, равную 0.18(10), в двоичное число:

2 * 0.18 = 0.36 0 (СЗР) 2 * 0.36 = 0.72 2 * 0.72 = 1.44 2 * 0.44 = 0.88 2 * 0.88 = 1.76 2 * 0.76 = 1.52 2 * 0.52 = 1.04 2 * 0.04 = 0.08 Таким образом, 0.18(10) = 0.00101110(2), a Y = 33.18(10) = 00100001.00101110(2).

• Представим Y в формате ЧПЗ, округлив значение мантиссы до 8 разрядов (не нормализованное число):

Y= 0000*100001.01.

qy Py • Нормализуем Y:

Pнорм y=Рy+6;

qy - сдвигаем на 6 разрядов вправо Y= 0110*0.10000101.

qнорм y pнорм y 1. Выполним операцию сложения Z = X+Y = 18.33(10) + 33.18(10) = 51.51(10).

qY PY Y 0110 0. qX PX X 0101 0. - выравнивание порядка X 0. 1. + - qY 0. 2.

0. - нормализованное значение Z 0. 3. qZ PZ Результат: Z = 0110 * 0.11001110(2) = 2 * 0.8046875 = 51.5(10) 2. Выполним операцию вычитания Z = X-Y = 18.33(10) + 33.18(10) = -14.85(10).

Результат: Z = (-) 0110 * 0.00111100(2) = - 26 * 0.234375 = - 15(10) 3). Выполним операцию умножения Z = X*Y = 18.33(10)*33.18(10) = 608.1894(10).

qY qX PX PY X= 0101 0.10010011, Y= 0110 0. • Перемножим мантиссы сомножителей (вариант умножения младшими разря дами вперед):

qX = 0.1 0 0 1 0 0 1 qY = 0.1 0 0 0 0 1 0 10010011 P 01001001 1 сдвиг на 1 разряд вправо + 00000000 Р 01001001 1 сумма Р1+Р 00100100 11 сдвиг на 1 разряд вправо + 10010011 P 10110111 11 сумма Р1+Р2+Р 01011011 111 сдвиг на 1 разряд вправо следующие 4 нуля дадут сдвиг на 4 разряда вправо 00000101 1011111 сдвиг на 4 разряда вправо + 10010011 P 10011000 1011111 сумма Р1+Р2+Р3+Р 01001100 01011111 сдвиг на 1 разряд вправо + 00000000 Р 01001100 01011111 результат • Сложим порядки сомножителей:

0101 - PX + 0110 - PY 1011 - PX + PY • Нормализуем произведение:

Pнорм Z = РZ -1;

qZ - сдвигаем на 1 разряд влево 1010 0.10011110.

pнорм Z qнорм Z Z = 1010 * 0.10011000(2) = 210 * 0.59375(10) = 608(10).

Результат:

Задание 3. Выполнить арифметические действия над операндами, представив их в двоично-десятичном коде.

1. Выполним операцию сложения Z=X+Y= 183(10) + 331(10) = 514(10).

X = 183(10) = 0001 1000 0011(2-10);

Y = 331(10) = 0011 0011 0001(2-10).

0001 1000 0011 -X + 0011 0011 0001 -Y 0100 1011 0100 - X+Y..

+ 0000 0110 0000 - коррекция 2-й цифры 0101 0001 0100 - X+Yкор Результат: Z = 0101 0001 0100(2-10) = 514(10).

2. Выполним операцию вычитания Z = X – Y = 183(10) – 331(10) = -148(10).

• Представим |Y| в ДК с избытком 6:

YОК 1100 1100 + YДК 1100 1100 • Выполним сложение:

XПК 0001 1000 + YДК 1100 1100 Z’ДК 1110 0101 0010 - нескорректированное Z в ДК 1 1 - переносы Отсутствие переноса из старшей тетрады является признаком того, что резуль тат получился в ДК (т.е. отрицательный).

• Перейдем к нескорректированному избыточному ПК:

Z’ДК 1110 0101 ZДК 0001 1010 + Z’ПК 0001 1010 1110 - нескорректированное Z в ПК • Произведем коррекцию результата в соответствии с п. 5 алгоритма выполнения операции вычитания двоично-десятичных чисел:

Z’ПК 0001 1010 + коррекция 0000 1010 0001 0100 переносы 1 1 отбросить результат |Z|= (0001 0100 1000) = 148(10) Поскольку ранее результат получался в ДК, т.е. отрицательный, необходимо добавить знак (-).

Результат: Z = - ( 0001 0100 1000)(2-10) = -148(10).

3. Выполним операцию умножения Z = X * Y = 183(10) * 331(10) = 60573(10) X = 183(10) = 0001 1000 0011(2-10);

Y = 331(10) = 0011 0011 0001(2-10).

Для решения примера выберем вариант перемножения "младшие разряды вперед". В соответствии с п. 1 алгоритма полагаем сумму частичных произведений P0=0. (Частичные произведения будем обозначать Pi).

Y = 0011 0011 0001 X = 0001 1000 P0= 0000 0000 1(10) + P1 (1-е част. произв.) 0001 1000 1=P0 + P1=P1 - коррекции 0001 1000 не требует Сдвиг вправо 0000 0001 1000 + 0001 1000 3(10) + P2 (2-е част. произв.) 0001 1000 + 0001 1000 + Сдвиг вправо 0001 1000 3(10) + P3 (3-е част. произв.) 0001 1000 + 0001 1000 Формирование второго и третьего частичных произведений – более длительная операция, поскольку вторая и третья анализируемые тетрады содержат 3(10), поэто му каждая операция суммирования требует проверки необходимости коррекции. Вы числим P2 ( P2 = Р3 ), последовательно суммируя слагаемые, образующие P2:

первое слагаемое Р 0001 1000 Х + 0001 1000 Х второе слагаемое Р 0011 0000 P'2 неп. неполное, нескорректированное Р + 1 тетрада требует коррекции (перенос) 0000 0110 коррекция 0011 0110 0110 неполное, скорректированное Р P2 неп.

+ 0001 1000 Х третье слагаемое Р 0101 0100 P2 полное Р2, коррекции не требует Таким образом, второе (а также и третье) частичное произведение, состоящее из трех слагаемых, имеет вид P2 = Р3 = 0101 0100 1001(2-10).

Теперь можно вычислить сумму первого, второго и третьего частичного произ ведений, т.е. результат.

0000 0000 0001 1000 0011 первое сдвинутое частичное произведение P + второе сдвинутое частичное произведение P2 0000 0101 0100 0000 0101 0110 0001 0011 Р1 + Р ‘2=P1+P + тетрада требует коррекции (перенос) коррекция 0000 0000 0000 0110 2=P1+P2 0000 0101 0110 0111 0011 скорректированная сумма Р1+Р третье частичное сдвинутое произведение P3 0101 0100 Р1 + Р2+ Р ‘3=P1+P2+P3 0101 1001 1111 0111..

+ тетрада требует коррекции (f=1) коррекция 0000 0110 0110 0000 скорректированная сумма Р1+Р2+Р 3=P1+P2+P3 0110 0000 0101 0111 Окончательный результат: Z = 0110 0000 0101 0111 0011(2-10) = 60573(10).

3. Принципы построения элементарного процессора Ранее, при рассмотрении обобщенной структуры ЭВМ, отмечалось, что основ ным устройством, непосредственно осуществляющим переработку поступающей в ЭВМ информации, является процессор (в больших ЭВМ – центральный процессор).

Естественно, что конкретные типы ЭВМ содержат в своем составе процессоры, по строенные по различным схемам, и процессоры больших ЭВМ существенно отлича ются от процессоров мини- и микроЭВМ (о суперЭВМ и говорить не приходится).

Однако основные принципы построения процессоров, в общем-то, одинаковые, при чем наиболее наглядно их можно продемонстрировать на примере простейшего микропроцессора. Это оправдано и с той точки зрения, что инженер-разработчик ра диоэлектронной аппаратуры или аппаратов автоматического управления имеет дело не с большими ЭВМ, а с микропроцессорными комплектами и построенными на их базе мини- и микроЭВМ. Ввиду этого рассмотрев общие вопросы построения ЭВМ, более подробно остановимся на обобщенной структуре гипотетического микропро цессора.

Ранее рассматривались действия над числами (сложение, вычитание, умноже ние), представленными в различной форме. Было подчеркнуто, что все эти действия осуществляются с помощью элементарных операций, выполняемых в определен ной последовательности.

К таким элементарным операциям относятся:

- запись числа в регистр;

- инвертирование содержимого разрядов регистра;

- пересылка содержимого регистров;

- сдвиг содержимого регистра;

- сложение кодов;

- поразрядные логические операции или анализ разрядов;

- операция счета с+1 или с-1 (инкремент или декремент).

Пример.

Операция умножения реализуется с помощью:

- анализа разряда множителя;

- суммирования;

- сдвига.

Все эти действия выполняются в устройстве, называемом процессором, кото рое состоит из двух устройств – операционного (ОУ) и управляющего (УУ).

ОУ – выполняет указанные элементарные операции.

УУ – управляет ОУ, задавая необходимую последовательность выполнения этих операций.

Это соответствует принципу В.М. Глушкова, что в любом устройстве обработки цифровой информации можно выделить операционный и управляющий блоки.

В качестве узлов УУ и ОУ включают в себя регистры, счетчики, сумматоры, мультиплексоры, дешифраторы и т.д., т.е. устройства импульсной цифровой техни ки. Кроме того, нормальное функционирование процессора и всей ЭВМ возможно только при наличии высокостабильных импульсных последовательностей, форми руемых, как правило, из одной импульсной последовательности, вырабатываемой кварцевым генератором. Эти тактовые импульсные последовательности синхрони зируют работу узлов процессора, а иногда и всей ЭВМ.

Обобщенная структура любого процессора изображена на рис. 3.1.

Каждая элементарная операция, выполняемая в одном из узлов ОУ в течение одного тактового периода, называется микрооперацией.

В определенные тактовые периоды одновременно могут выполняться несколь ко микроопераций, например: R2 0, Сч (Сч) – 1 и т.д. Такая совокупность непро тиворечивых микроопераций называется микрокомандой, а набор микрокоманд, предназначенный для решения задачи, называется микропрограммой.

Если в ОУ предусмотрена возможность выполнения n различных микроопера ций, то из УУ должно выходить n управляющих цепей S1,...,Sn, каждая из которых со ответствует своей микрооперации. В силу того что УУ определяет микропрограмму, т.е. какие и в какой временной последовательности должны выполняться микроопе рации, оно получило название микропрограммного автомата. Соответственно ОУ часто называют операционным автоматом.

X Вх. данные S1 P ОУ УУ КОП Признак Pm Sn результата Код операции (+, -, /, * и т.д.) Вых. данные Z УУ – управляющее устройство;

КОП – код операции;

ОУ – операционное устройство Рис. 3.1. Обобщенная структура процессора Формирование управляющих сигналов S1,...,Sn может зависеть как от внешних сигналов КОП (команды ассемблера), так и от состояния узлов ОУ, определяемого известительными сигналами признаков состояния P1,...,Pm, поступающими с выхода ОУ на соответствующие входы УУ.

Как уже отмечалось, ОУ выполняет над исходными данными различные ариф метические и логические операции, поэтому ОУ наиболее часто называют арифме тико-логическим устройством, или АЛУ.

Деление любого процессора на программный и операционный автоматы доста точно очевидно и не вызывает особых трудностей в понимании. Однако структурные схемы даже простейших реальных процессоров, помимо АЛУ и УУ, содержат еще ряд узлов (регистров, счетчиков, дешифраторов), которые вроде бы не относятся ни к АЛУ, ни к УУ. Для устранения путаницы в дальнейшем материале необходимо сде лать ряд замечаний:

1. В абсолютном большинстве случаев устройства обработки цифровой инфор мации имеют многоуровневую структуру, т.е. построены по принципу "матрешки".

Это означает, что УУ и ОУ могут сами распадаться на пары УУ' и ОУ', которые, в свою очередь, также могут распадаться на соответствующие УУ и ОУ. Все зависит от степени детализации рассмотрения данного цифрового устройства. Этот принцип многоуровневости справедлив для всех устройств ЭВМ.

Действительно, если рассматривать процессор в целом и делить его на УУ и ОУ, то совершенно безразлично, как выполняются арифметико-логические операции в ОУ – с помощью очень сложных логических схем или с помощью простой логики, работающей под управлением какого-либо вспомогательного УУ. Аналогичные рас суждения справедливы и для УУ.

Так, например, центральный процессор больших ЭВМ общего назначения се редины 70-х годов разбивался на 4-5 уровней, на каждом из которых можно выде лить свое УУ и ОУ. Современные процессоры имеют еще более сложную структуру.

Более того, эти рассуждения справедливы в целом для ЭВМ, которую можно разложить на ряд виртуальных (кажущихся) машин и с каждой работать на соответ ствующем уровне. В общем случае современные универсальные ЭВМ имеют шесть уровней:

- уровень проблемно-ориентированного языка;

- процедурно-ориентированный язык;

- ассемблерный уровень (язык ассемблера);

- уровень операционной системы (язык операционной системы);

- традиционный машинный уровень (язык машинных команд);

- микропрограммный уровень (язык микрокоманд).

Машинные языки двух нижних уровней являются цифровыми, и программы на них состоят из длинных числовых последовательностей, очень неудобных для чело века, но понятных машине. Все более высокие уровни содержат слова и аббревиа туру, что более удобно для человека.

2. Из сказанного следует, что только самые простейшие процессоры имеют один уровень и могут быть в чистом виде разложены на УУ и ОУ, состоящие из комбина ционных логических схем, способных выполнять элементарные арифметико логические операции.

3. В настоящее время нет строгого определения АЛУ, что вызывает некоторую пу таницу при пользовании различной литературой. АЛУ обычно обозначают так, как показано на рис. 3.2. При этом одни авторы подразумевают под АЛУ только комби национные логические схемы, способные выполнять операции двоичного суммиро вания (т.е. фактически двоичный сумматор), другие – целый комплекс схем для вы полнения арифметико-логических операций, который сам может быть разложен на УУ и ОУ.

Входы АЛУ Выход АЛУ – арифметико - логическое устройство Рис. 3.2. Графическое обозначение простейшего АЛУ 4. Из сказанного следует вывод, что в общем случае понятия микрооперации и мик ропрограммы относительны и требуют конкретизации уровня рассмотрения процессора, поскольку один такт верхнего уровня может включать в себя не сколько тактов нижнего уровня.

5. Для устранения путаницы при изучении основных принципов построения эле ментарных процессоров будем считать:

- процессор имеет один уровень;

- процессор пользуется одной тактовой последовательностью;

- значок АЛУ (см. рис. 3.2) обозначает комплекс комбинационных схем, спо собных выполнять двоичное суммирование, сдвиг двоичного числа, простей шие поразрядные логические операции;

- узлы микропроцессора, не относящиеся непосредственно к схеме управле ния, будем считать вспомогательными узлами АЛУ, или, точнее, узлами, обес печивающими нормальное функционирование АЛУ.

3.1. Операционные устройства (АЛУ) В разделе "Представление информации в ЭВМ" было показано, что различные арифметические операции над числами (представленными, кроме, того в различной кодировке) требуют существенно различных последовательностей микроопераций.

Кроме того, очевидно, что чем многофункциональнее электронное устройство, тем сложнее его структура (больше элементов) и тем медленнее оно работает. С другой стороны, функции такого сложного устройства может выполнить набор более про стых и быстродействующих устройств, однако аппаратурные затраты и цена будут выше.

В общем случае операции, выполняемые в АЛУ, можно разделить на следую щие группы:

- операции двоичной арифметики для ЧФЗ;

- операции двоичной (шестнадцатеричной) арифметики для ЧПЗ;

- операции десятичной арифметики;

- логические операции;

- операции индексной арифметики (при модификации адресов команд);

- операции специальной арифметики:нормализация чисел, арифметический сдвиг (сдвигаются только цифровые разряды без знакового), логический сдвиг (сдвигаются все разряды) и т.д..

ЭВМ общего назначения обычно реализуют операции приведенных выше групп, но делают это по-разному, в зависимости от типа АЛУ, используемого в про цессоре.

АЛУ подразделяется на блочные и многофункциональные.

В блочных АЛУ (рис. 3.3) перечисленные группы операций выполняются в от дельных электронных блоках, при этом повышается скорость работы, так как блоки могут параллельно выполнять соответствующие операции. Кроме того, специализи рованный блок всегда выполняет операции быстрее, чем универсальный перена страиваемый блок.

X Арифметика Десятичная Логические Z ЧФЗ арифметика операции Специальная Индексная Арифметика P S арифметика арифметка ЧПЗ X – входные данные;

S – управляющие сигналы;

Z – результат операции;

P – извещение о завершении работы Рис. 3.3. Блочные АЛУ Блочные АЛУ характерны для больших ЭВМ, где главным является максималь ное быстродействие, а не аппаратные затраты и стоимость. Простейшие сопроцес соры в микроЭВМ, выполняющие операции с ЧПЗ, также можно рассматривать как специализированные блоки, поэтому АЛУ микроЭВМ с сопроцессорами можно ино гда рассматривать как блочные.

В многофункциональных АЛУ перечисленные группы операций выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы. Такие АЛУ характерны для мини- и микроЭВМ, по строенных на простых процессорах.

Существуют и другие структуры АЛУ (смешанные), находящиеся где-то между блочными и многофункциональными.

Следует иметь в виду, что часто ЭВМ, построенные на базе простейших микро процессоров, имеют АЛУ, позволяющие выполнять только операции двоичной арифметики над ЧФЗ и некоторые логические операции. В этом случае остальные группы операций выполняются специальными подпрограммами, что сильно понижа ет скорость их выполнения.

Рассмотрим несколько подробнее структуру АЛУ простейшего процессора и определим минимально необходимый набор входящих в него устройств. Из изло женного выше следует, что в состав такого АЛУ должно входить устройство, выпол няющее операции двоичного суммирования (сумматор). Кроме того, для хранения операндов и результата необходимо иметь, по крайней мере, три буферных регист ра (регистры временного хранения). Однако в простейшем случае результат опера ции можно записывать в один из регистров временного хранения на место одного из операндов. Этот регистр принято называть аккумулятором, а процессор в целом – процессором аккумуляторного типа. Аккумулятор должен обязательно иметь дву направленную связь с внутренней шиной данных процессора. (В более сложных АЛУ результат операции может быть записан по желанию программиста в любой из спе циально выделенных для этой цели регистр). Для выполнения арифметико логических операций необходимо устройство, выполняющее сдвиги двоичных чисел (сдвигатель). И, наконец, необходим регистр, в котором хранятся некоторые призна ки результата выполненной операции, необходимые для функционирования УУ (ре гистр признаков).

Структурная схема АЛУ простейшего микропроцессора аккумуляторного типа изображена на рис. 3.4.

Уже отмечалось, что АЛУ в целом и двоичный сумматор имеют одно обозначе ние. В соответствии со сделанными ранее замечаниями регистр временного хране ния и аккумулятор можно считать вспомогательными узлами АЛУ.

Внутренняя шина данных Рг временного Аккумулятор хранения Сумматор Рг признаков Сдвигатель Рис. 3.4. Структурная схема простейшего АЛУ аккумуляторного типа 3.2. Управляющие устройства Выше отмечалось, что УУ (рис. 3.5) управляет работой АЛУ путем выработки последовательности микрокоманд, необходимых для выполнения той или иной опе рации (+, -, /, * и т.д.). Порядок выполнения микрокоманд определен микропрограм мой реализации операции, но может изменяться в зависимости от признаков опера ции, вырабатываемых в АЛУ (P1,...,Pm) и подаваемых на вход УУ.

S КОП УУ P УУ – управляющее устройство;

S – сигнал управления (СУ);

АЛУ – арифметико-логическое устройство;

КОП – код операции;

P – оповещающие сигналы (признаки) от АЛУ Рис. 3.5. Общий вид УУ Микропрограммы могут иметь как линейную структуру, так и быть разветвленными, причем условные переходы осуществляются в соответствии с признаками P.

Технические реализации УУ даже простейших процессоров разнообразны. Од нако в самом общем случае их различают по способу хранения микропрограмм. По этому критерию УУ подразделяются на УУ с жесткой (схемной) логикой и УУ с хра нимой в специальной памяти микропрограммой. Если микропроцессорная память доступна программисту, то УУ являются микропрограммируемыми и позволяют из менить систему команд процессора. Если микропрограммная память не доступна, то процессор имеет неизменную систему команд, как и в случае УУ с жесткой логикой.

Данные варианты отличаются друг от друга принципами построения, аппарат ными затратами, временем реализации микропрограмм, возможностью изменения последовательности микрокоманд, а следовательно, и системы команд процессора.

УУ современных процессоров во многих случаях комбинированные. Выполне нием простых команд управляет быстродействующее УУ на жесткой логике, а вы полнением сложных команд – более медленное УУ с микропрограммной памятью.

Ниже будут рассмотрены общие принципы построения обоих типов УУ.

3.2.1. УУ с жесткой логикой УУ, построенные на жесткой логике (рис. 3.6), исторически появились первыми.

Основным преимуществом таких УУ является их быстродействие. Именно поэтому абсолютное большинство специализированных процессоров, особенно предназна ченных для обработки информации в режиме реального времени, имеют УУ на же сткой логике. Под специализированными понимаются процессоры, предназначенные для выполнения узкого набора специальных функций (обработка сигналов радиоло кационных станций, преобразование Фурье, матричные операции, обработка сигна лов в скоростных линиях связи и т.д.) с максимальной скоростью.

Однако и в процессорах общего назначения с универсальными наборами ко манд УУ на жесткой логике также используются очень широко, особенно, как уже от мечалось, для управления выполнением простых команд. Системы команд таких процессоров всегда фиксированные и не могут быть изменены пользователем. По добные УУ иногда называют специализированными.

Специализированные УУ формируют неизменные последовательности сигна лов управления (СУ).

Блок логических схем состоит из комбинационных схем, регистров, счетчиков, дешифраторов и других устройств, выполняющих функции запоминания текущего состояния автомата, определяющего СУ, и формирования следующего состояния в соответствии с входными признаками.


Микропрограмма в таком автомате хранится за счет системы жестких связей между узлами УУ. Для изменения микропрограммы требуется демонтаж жестких связей и создание новой схемы.

КОП Логические СУ к ОУ схемы Признаки от ОУ Многофаз Синхроимпульсы ный счетчик от ГТИ тактов СУ – сигналы управления;

ОУ – операционное устройство;

ГТИ – генератор тактовых импульсов;

КОП – код операции Рис. 3.6. Структура УУ с жесткой логикой Одним из недостатков УУ на жесткой логике является то, что любые изменения или модификации команд универсального процессора, требующие изменения мик ропрограмм, приведут к изменению структуры управляющего автомата, а следова тельно, и топологии его внутренних связей. При производстве специализированных процессоров требуется весьма широкая номенклатура УУ (по числу решаемых за дач) при относительно небольшой потребности в каждом конкретном типе. С точки зрения технологии микроэлектронного производства процессоров в виде БИС и СБИС указанный недостаток является весьма существенным. Увеличивается цена каждого выпущенного кристалла процессора за счет увеличения расходов на разра ботку новых топологий УУ и отладку технологии их производства.

Оптимальным решением этой проблемы явилось построение УУ на специали зированных логических структурах с фиксированной топологией – программируемых логических матрицах (ПЛМ). ПЛМ является слоистой структурой, в каждом слое ко торой сосредоточены однотипные логические элементы. Топология связей построе на таким образом, что на входы каждого элемента последующего слоя подаются выходные сигналы всех элементов предыдущего слоя. ПЛМ может выполняться как отдельная БИС, так и формироваться внутри кристалла процессора, являясь весьма удобным элементом для создания управляющих автоматов.

Обобщенная функциональная схема простейшей ПЛМ представлена на рис. 3.7.

Слой Слой Слой Слой элементов элементов выходных входных "И" "ИЛИ" инверторов инверторов 1 1 & 1 1 n k 1' 1 & 1 2 k n 2' 1 1 & 1 k n n r n k n' Рис. 3.7. Функциональная схема простейшей ПЛМ При изготовлении ПЛМ образуется схема, допускающая множество вариантов обработки входных сигналов. Входные элементы позволяют иметь все входные пе ременные как в прямой, так и в инверсной форме. На входы любого элемента "И" поданы все входные переменные и их инверсии. Ко входам каждого элемента "ИЛИ" подключены выходы всех элементов "И". Наконец, выходные элементы позволяют получить любую из выходных функций в прямом или инверсном виде.

Программирование матрицы состоит в устранении ненужных связей с помощью фотошаблонов или выжиганием (подобно тому, как это делается в ПЗУ).

Программируя ПЛМ, можно реализовать нужные системы булевых функций.

Это позволяет строить управляющие автоматы весьма сложной структуры. В силу своей сложности УУ, как правило, описывается большим количеством булевых функций многих переменных. Эти переменные, в свою очередь, часто бывают зави симыми, поэтому оказывается необходимой совместная минимизация системы бу левых функций, реализуемой ПЛМ.

Рассмотренная выше функциональная схема иллюстрирует только саму идею построения ПЛМ. Структура же реально выпускаемых БИС достаточно разнообраз на. Для построения управляющих автоматов наиболее удобны БИС, содержащие наряду с ПЛМ набор выходных триггеров.

Следующим поколением устройств типа ПЛМ являются ПЛИС – программируе мые логические интегральные схемы, позволяющие программно скомпоновать в од ном корпусе электронную схему, эквивалентную схеме, включающей от нескольких десятков до нескольких сотен ИС стандартной логики.

В настоящее время на мировом рынке доминируют несколько производителей ПЛИС – XILINX, ALTERA, LATTICE, AT&T, INTEL. Выпускаемые ими ПЛИС весьма разнообразны по сложности, назначению, многофункциональности и т.д., однако все они делятся на две большие группы – EPLD и FPGA.

EPLD – многократно программируемые для сохранения конфигурации исполь зуется ППЗУ с ультрафиолетовым стиранием).

FPGA – многократно реконфигурируемые для сохранения конфигурации ис пользуется статическое ОЗУ).

Фирмы-производители поставляют также полное инструментальное обеспече ние для разработки и применения устройств на базе EPLD и FPGA с помощью пер сональных компьютеров.

3.2.2. УУ с хранимой в памяти логикой Идея создания микропрограммного УУ возникла давно, в 1951г., но реализо вать ее в полном объеме удалось сравнительно недавно – с появлением компактных устройств памяти на БИС. Обобщенная структурная схема микропрограммного УУ изображена на рис. 3.8.

В общем случае МК может задавать одну или несколько МО. Микропрограмма хранится в ПМК. Адрес МК формируется контроллером КПМК и запоминается в ре гистре адреса МК (РгАМК). МК считывается из памяти в регистр микрокоманды (РгМК). МК, в общем случае, имеет три поля – АСМК, КМО, КПР.

В последнее заносят признак разветвления в микропрограмме, который необ ходимо анализировать в КПМК. Адрес первой МК определяет КОП, т.е. происходит вызов соответствующей микроподпрограммы. АСМК может указываться в МК явным образом или формироваться естественным путем (при последовательной выборке МК). После выдачи СУ на ОУ происходит выполнение МК, после чего цикл (выборка реализация) повторяется.

КОП P КПМК Рг АМК ПМК РгМК АСМК КМО КПР Sn S СУ к ОУ МК – микрокоманда;

РгМК – регистр МК;

МО – микрооперация;

АСМК – адрес следующей МК;

КОП – код операции;

ПМК – память МК;

РгАМК – регистр адреса МК;


СУ – сигналы управления;

ОУ – операционное устройство;

КПР – код признаков;

КПМК – контроллер последовательности КМО – код МО;

микрокоманд или схема P – оповещающие сигналы формирования адреса;

(признаки) от АЛУ Рис. 3.8. Микропрограммное УУ 3.2.2.1. Выборка и выполнение МК Возможны три варианта взаимного расположения циклов выборка-реализация.

Последовательный способ (рис. 3.9, а).

В этом случае выборка следующей МКi+1 не инициируется до момента оконча ния предыдущей МКi. Достоинством метода является прежде всего простота органи зации МК-цикла.

Параллельный способ (конвейер МК) –рис. 3.9, б.

Имеет место совмещение этапов выборки МКi+1 и реализации МКi. При равен стве периодов выборки и реализации достигается сокращение МК-цикла теоретиче ски в 2 раза.

Параллельно-последовательный способ (рис. 3.9, в).

Используется при наличии МК условной передачи управления, когда адрес следующей МК зависит от результата предыдущей МК. Выборка МКi+2, стоящей по сле МКi+1 условного перехода, возможна только после завершения МКi+1.

BP BP MKi MKi BP BP MKi+1 MKi+ BP BP MKi+2 MKi+ а б t t BP MKi BP MKi+ BP MKi+ в t В – выборка;

Р – реализация;

1 и 3 – операционные МК;

2 – МК условного перехода Рис. 3.9. Выборка и реализация микрокоманды:

а – последовательная;

б – параллельная;

в – последовательно-параллельная Используются два основных способа адресации – принудительная и естествен ная.

Принудительная адресация сводится к тому, что в каждой микрокоманде, включая операционные, указывается адрес следующей за ней микрокоманды (рис. 3.10, а).

Естественная адресация характерна тем, что адрес следующей микрокоман ды образуется путем увеличения адреса предыдущей микрокоманды на 1. Это по зволяет исключить поле адреса из операционных микрокоманд и уменьшить разряд ность ПМК.

Для выполнения условных и безусловных переходов в микропрограмме ис пользуются управляющие микрокоманды, содержащие адрес перехода и поле при знаков (КПР) при обоих типах адресации. Таким образом, операционные и управ ляющие микрокоманды должны различаться некоторым признаком (рис. 3.10, б и в).

Признак определяет тип МК (например, = 1 – операционная).

Коротко остановимся на формировании адреса при естественной адресации. В КПМК есть специальный счетчик адреса микрокоманд (СчА), в котором в конечном итоге формируется адрес следующей микрокоманды. Алгоритм формирования ад реса следующей МК зависит от ее типа, а именно:

- операционная МК – после выборки МК СчА := СчА + 1;

- управляющая МК – после выборки происходит проверка условия, заложенно го в МК. Если условие выполняется, то СчА := АСМК, а если условие не выпол няется, то СчА := СчА + 1.

КМО АСМК a a КМО б вa КПР АСМК Рис. 3.10. Форматы микрокоманды:

а - операционная МК при принудительной адресации;

б - операционная МК при естественной адресации;

в - управляющая МК при обоих типах адресации 3.2.2.3. Кодирование МК Выбор способа кодирования микрокоманд представляет собой достаточно сложную задачу и зависит от структуры процессора и его целевого назначения, сис темы команд, быстродействия и т.д. Рассмотрим только основные способы кодиро вания микрокоманд.

Горизонтальное кодирование (рис. 3.11, а). Это простейший вариант кодирова 1.

ния микрокоманд, при котором каждый разряд поля кода микроопераций однозначно определяет управляющий сигнал для выполнения микрооперации.

Достоинство данного способа состоит в том, что он допускает работу несколь ких устройств, т.е. параллельное выполнение ряда МО, что повышает быстродейст вие.

Недостаток способа – при большом наборе МО (от нескольких десятков до не скольких сотен) возрастает разрядность МК и, следовательно, разрядность ПМК.

Вертикальное кодирование (рис. 3.11, б). Это другой подход к кодированию МК 2.

с целью максимального сокращения разрядности поля КМО. В этом случае требует ся дешифратор МО, который увеличивает временные задержки и, следовательно, время выполнения МО.

n 1 m а б КМО КМО МО1 МОn ДШМО МО1 МОn 1 г КМО в КМОL КМО1 КМО ДШМО1 ДШМОL ДШМО1 ДШМО МОi МОk МОn МО1 Логические схемы МОn МО МО – микрооперация;

КМО – код микрооперации;

ДШМО – дешифратор микрооперации Рис. 3.11. Кодирование МК: а – горизонтальное;

б – вертикальное;

в – смешанное;

г – косвенное Помимо увеличения времени на МО к недостаткам следует отнести невозмож ность параллельного выполнения МО.

Смешанное кодирование (рис. 3.11, в). Это кодирование устраняет основные 3.

недостатки, присущие горизонтальному и вертикальному кодированиям.

При таком кодировании в отдельных полях кода МО объединяют взаимоисклю чающие наборы для обеспечения параллельного выполнения МО с разных полей.

Данный способ кодирования находит широкое применение в микропрограммных УУ.

Способы 1, 2, 3 – это прямые способы кодирования. Здесь каждое поле КМО формирует определенный набор управляющих сигналов, интерпретируемых всегда одинаковым образом.

Косвенное кодирование (рис. 3.11, г). Этот способ кодирования позволяет еще 4.

больше уменьшить разрядность МК. Здесь одно и то же поле можно использовать для формирования СУ для различных блоков, при этом его функции определяются другим полем.

На рис. 3.11 КМО1 кодирует одну из четырех групп МО, поле КМО2 определяет реализуемую в данной группе операцию.

Пример 00 – микрооперации в АЛУ;

01 – МО в памяти и регистрах контроллеров периферийных устройств;

КМО 10 – МО безусловного и условного переходов;

11 – константы для загрузки регистров и счетчиков.

КМО2 позволяет выполнить 64 МО в любой из указанных групп оборудования.

Недостатком такого способа кодирования является увеличение объема обору дования и, следовательно, дополнительных задержек при исполнении МО.

Рассмотренные способы кодирования являются одноуровневыми. На практике используют и многоуровневое кодирование (микрокоманды, нанокоманды и т. д.).

3.2.2.4. Синхронизация МК С этой точки зрения МК делятся на однофазные и многофазные. При этом в МК может быть включен дополнительный разряд, определяющий тип синхронизации.

Достоинством однофазных МК (рис. 3.12, а) является простота технической реализации.

Многофазные МК (рис. 3.12, б) позволяют минимизировать число МК в памяти, упрощают выполнение сложных МК и связь между приемником и источником ин формации. Недостатком является увеличение объема оборудования для формиро вания многофазных синхросигналов.

а б КМО КМО Фазирующие Тактовые импульсы импульсы & & & & & & МОn МО МОn МО МО – микрооперация;

КМО – код МО Рис. 3.12. Синхронизация МК: а – однофазная;

б – многофазная Время выполнения некоторых МО бывает существенно меньше рабочего такта процессора (время выполнения одной МК), что позволяет при горизонтальном кодировании в одном такте выполнять не только совместимые, но и ряд несовместимых МО. Для этого рабочий такт процессора делят на подтакты (фазы), в каждом из которых вы полняется одно или несколько элементарных действий (МО) по реализации МК.

Вопросы для самопроверки 1. Опишите обобщенную структуру процессора.

2. Как принцип академика Глушкова реализуется в структуре процессора?

3. Почему устройства обработки цифровой информации имеют многоуровне вую структуру?

4. Какие операции выполняются в АЛУ? Как в зависимости от реализации этих операций подразделяются АЛУ?

5. Чем отличаются АЛУ блочного типа от многофункциональных АЛУ?

6. Опишите структуру АЛУ простейшего микропроцессора.

7. Опишите общие принципы построения УУ.

8. Укажите основные отличия УУ на жесткой логике от УУ с хранимой в памяти логикой.

9. Перечислите преимущества УУ с жесткой логикой.

10. В чем заключается главный недостаток УУ на жесткой логике?

11. Какое решение было найдено для устранения главного недостатка УУ на жесткой логике?

12. Для чего нужна ПЛМ?

13. Что такое ПЛИС?

14. Опишите структуру УУ с хранимой в памяти логикой.

15. Перечислите варианты взаимного расположения циклов выборка реализация МК.

16. Охарактеризуйте основные способы формирования адреса следующей МК.

17. Какие форматы микрокоманд бывают?

18. Опишите алгоритмы формирования адреса следующей МК.

19. Назовите способы кодирования МК. Приведите для каждого способа схему кодирования МК.

20. Опишите достоинства и недостатки каждого способа кодирования микроко манды.

21. Как подразделяются МК с точки зрения синхронизации?

Контрольные задания к главе 1. На листах ответа должны быть указаны номер группы, фамилия студента и номер его варианта.

2. Номера вопросов выбираются студентом в соответствии с двумя последни ми цифрами в его зачетной книжке. В табл.3.1 аn-1 – это предпоследняя цифра номера, аn – последняя цифра. В клетках таблицы стоят номера вопросов, на которые необходимо дать письменный ответ.

Таблица 3. an 0 1 2 3 4 5 6 7 8 an- 1,5,9, 3,6,10, 4,7,11, 2,8,12, 3,7,9, 1,6,10, 4,7,9, 2,5,9, 1,6,10, 4,7,11, 13,17 14,18 16,20 15,19 13,17 13,21 13,20 15,18 14,18 14, 2,8,12, 4,8,11, 1,5,9, 3,8,10, 4,7,11, 2,5,10, 3,6,10, 1,7,12, 4,7,9, 2,8,12, 16,17 13,21 16,20 15,18 13,18 16,21 13,17 16,21 16,19 14, 3,6,10, 1,8,12, 4,7,11, 2,6,9, 1,5,9, 3,6,10, 4,8,12, 2,8,12, 3,5,10, 1,5,9, 16,20 16,18 15,19 15,17 14,18 15,19 14,19 13,20 14,21 15, 2,6,9, 3,7,11, 1,7,11, 1,5,9, 3,6,10, 4,7,11, 2,8,12, 3,7,9, 1,6,10, 4,7,9, 15,21 13,20 14,18 13,17 14,18 16,20 15,19 13,17 13,21 13, 2,5,9, 1,6,10, 4,7,11, 2,8,12, 4,8,11, 1,5,9, 3,8,10, 4,7,11, 2,5,10, 3,6,10, 15,18 14,18 14,17 16,17 13,21 16,20 15,18 13,18 16,21 13, 1,7,12, 4,7,9, 2,8,12, 3,6,10, 1,8,12, 4,7,11, 2,6,9, 1,5,9, 3,6,10, 4,8,12, 16,21 16,19 14,18 16,20 16,18 15,19 15,17 14,18 15,19 14, 2,8,12, 3,5,10, 1,5,9, 2,6,9, 3,7,11, 1,7,11, 1,5,9, 3,6,10, 4,7,11, 2,8,12, 13,20 14,21 15,19 15,21 13,20 14,18 13,17 14,18 16,20 15, 3,7,9, 1,6,10, 4,7,9, 2,5,9, 1,6,10, 4,7,11, 2,8,12, 4,8,11, 1,5,9, 3,8,10, 13,17 13,21 13,20 15,18 14,18 14,17 16,17 13,21 16,20 15, 4,7,11, 2,5,10, 3,6,10, 1,7,12, 4,7,9, 2,8,12, 3,6,10, 1,8,12, 4,7,11, 2,6,9, 13,18 16,21 13,17 16,21 16,19 14,18 16,20 16,18 15,19 15, 1,5,9, 3,6,10, 4,8,12, 2,8,12, 3,5,10, 1,5,9, 2,6,9, 3,7,11, 1,7,11, 1,5,9, 14,18 15,19 14,19 13,20 14,21 15,19 15,21 13,20 14,18 13, Учебное издание Хмелевский Игорь Васильевич Битюцкий Валерий Петрович ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ ОДНОПРОЦЕССОРНЫЕ ЭВМ ЧАСТЬ Редактор издательства И.Г.Южакова Компьютерный набор авторский Подписано в печать 20.06.2005 Формат 60 х 84 1/ Бумага типографская Офсетная печать Усл. печ. л. 4, Уч.-изд. л. 6,7 Тираж 150 Заказ Цена «С»

Редакционно-издательский отдел ГОУ ВПО УГТУ-УПИ 620002, Екатеринбург, ул. Мира, Ризография НИЧ ГОУ ВПО УГТУ-УПИ 620002, Екатеринбург, ул. Мира,

Pages:     | 1 | 2 ||
 





 
© 2013 www.libed.ru - «Бесплатная библиотека научно-практических конференций»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.