авторефераты диссертаций БЕСПЛАТНАЯ БИБЛИОТЕКА РОССИИ

КОНФЕРЕНЦИИ, КНИГИ, ПОСОБИЯ, НАУЧНЫЕ ИЗДАНИЯ

<< ГЛАВНАЯ
АГРОИНЖЕНЕРИЯ
АСТРОНОМИЯ
БЕЗОПАСНОСТЬ
БИОЛОГИЯ
ЗЕМЛЯ
ИНФОРМАТИКА
ИСКУССТВОВЕДЕНИЕ
ИСТОРИЯ
КУЛЬТУРОЛОГИЯ
МАШИНОСТРОЕНИЕ
МЕДИЦИНА
МЕТАЛЛУРГИЯ
МЕХАНИКА
ПЕДАГОГИКА
ПОЛИТИКА
ПРИБОРОСТРОЕНИЕ
ПРОДОВОЛЬСТВИЕ
ПСИХОЛОГИЯ
РАДИОТЕХНИКА
СЕЛЬСКОЕ ХОЗЯЙСТВО
СОЦИОЛОГИЯ
СТРОИТЕЛЬСТВО
ТЕХНИЧЕСКИЕ НАУКИ
ТРАНСПОРТ
ФАРМАЦЕВТИКА
ФИЗИКА
ФИЗИОЛОГИЯ
ФИЛОЛОГИЯ
ФИЛОСОФИЯ
ХИМИЯ
ЭКОНОМИКА
ЭЛЕКТРОТЕХНИКА
ЭНЕРГЕТИКА
ЮРИСПРУДЕНЦИЯ
ЯЗЫКОЗНАНИЕ
РАЗНОЕ
КОНТАКТЫ


Pages:     | 1 |   ...   | 2 | 3 || 5 | 6 |

«МИНИСТЕРСТВО ПРОСВЕЩЕНИЯ И НАУКИ УКРАИНЫ КИЕВСКИЙ НАЦИОНАЛЬНЫЙ ЭКОНОМИЧЕСКИЙ УНИВЕРСИТЕТ Л.Ф. МАРАХОВСКИЙ, Н.Л. МИХНО ОСНОВЫ ...»

-- [ Страница 4 ] --

Количество различных наборов устанавливающих x(t) вход ных сигналов, хранящихся при наборах еj() входных сигналов в i-й группе, соответственно равно характеристической числу Кі i-й группы, которое определяется по формуле (5.1) [55].

Количество rx различных наборов устанавливающих x(t) входных сигналов, что однозначно устанавливают выходные сиг налы на узлах логических элементов И-НЕ (ИЛИ-НЕ) МФСП, определяется по формуле (5.3) [77].

Рассмотрим МФСП класса L на элементах ИЛИ-НЕ, опи сывающееся символьным числом 22 (рис. 5.5).

Рис. 5.5. МФСП класса L Существует единый набор устанавливающих xр(t) входного сигнала, который имеет значение единицы (активного сигнала) на всех входных узлах логических элементов И-НЕ (ИЛИ-НЕ) в МФСП и однозначно устанавливает выходные сигналы всех ло гических элементов И-НЕ (ИЛИ-НЕ) в МФСП в ноль (в пассив ные значения сигналов). Это состояние не запоминается ни при одном наборе сохраняющих е() входных сигналов. Принимая во внимание эти особенности, определяем наборы устанавливающих входных сигналов МФСП на элементах ИЛИ-НЕ (рис. 5.5), пред ставленные в табл. 5.1.

Последовательно подавая наборы устанавливающих x(t) входных сигналов (табл. 5.1) на входные узлы zi логических эле ментов ИЛИ-НЕ в МФСП (рис. 5.5), однозначно определяем со стояния аj, устанавливаемые на выходных узлах уi МФСП (см.

табл. 5.2). При этом, надо учитывать, что на входной узлах ui ло гических элементов ИЛИ-НЕ в МФСП значения должны быть равны логическому нулю, т.е. равны неактивным сигналам для логических элементов ИЛИ-НЕ. Это определяется правилом (5.7), что при одновременом появлению наборов хі(t) и еj(t) сигнал еj(t) поглощается.

Таблица 5. Наборы учредительные входных сигналов Вхідний x1 x2 x3 x4 x5 x6 x сигнал zi z1 1 1 1 1 1 0 z2 1 1 1 1 0 1 z3 1 1 0 0 1 1 z4 1 0 1 0 1 1 Наборы сохраняющих еj() входных сигналов МФСП ха рактеризуются тем, что на входные узлы ui хотя бы двух групп должны поступать хотя бы по одному входному сигнала, значе ние которых равно логическому нулю в каждой из этих групп.

На все входящие узлы ui других логических элементов ИЛИ-НЕ можно подавать входные сигналы, значение которых равно логической единицы (активному сигналу). В этом случае выполняться условие, которое указывает на то, что в ходе внут реннего такта входные сигналы на узлах zi() равно логическо му нулю (пассивному сигналу). Множество re сохраняющих на боров еj() входных сигналов МФСП определяются по формуле (5.6).

Таблица 2. Однозначные состояния МФСП, устанавливаемые набором хі входных сигналов Набор вход- Состояния у1 у2 у3 у ных сигна- Аj лов хі x1 А 0 0 0 x2 А 0 0 0 x3 А 0 0 1 x4 А 0 0 1 x5 А 0 1 0 x6 А 1 0 0 x7 А 1 1 0 Определим множество сохраняющих наборов еj() входных сигналов МФСП с учетом их особенностей (табл. 5.3) [79]. Опре деляем состояния аj запоминающиеся на выходных узлах уi МФСП при наборах сохраняющих еj() входных сигналов МФСП (табл. 5.4).

Таблица 5. Наборы сохраняющих еj() входных сигналов Входной Набор сохраняющих еj() входных сигналов сигнал е1 е2 е3 е4 е5 е6 е7 е8 е ui u1 1 1 1 0 0 0 0 0 u2 0 0 0 1 1 1 0 0 u3 1 0 0 1 0 0 1 0 u4 0 1 0 0 1 0 0 1 Исследуя табл. 5.5, приходим к выводу, что набор состоя ния А0 (см. табл. 5.2) выходных сигналов, полученных под влия нием набора устанавливающего х1 входного сигнала, не запоми нается ни при одном наборе сохраняющих еj() входных сигна лов. Набор устанавливающего х1(t) входного сигнала при перехо де к любому набору сохраняющих еj() входных сигналов приво дит к вероятного перехода в состояние запоминающегося во множестве конкретного набора сохраняющих еj() входных сиг налов.

Таблица 5. Состояния МФСП, которые запоминаются Состояния МФСП, которые запоми наются под воздействием наборов со Набор еj() входных сигналов храняющих еj() вхідных сигналов е1 А1, А е2 А2, А е3 А3, А е4 А1, А е5 А2, А е6 А3, А е7 А1, А е8 А2, А е9 А3, А Это качественно новый вероятный переход, который осу ществляет переход в неизвестное состояние аi определенного подмножества состояний МФСП.

Воздействие входного слова р(Т) = х1(t), e9() МФСП, пода ваемого на входные узлы МФСП за один машинный такт Т, осу ществляет переход в определенное однозначное подмножество состояний А3 и А6, но в какое именно состояние А3 или А6 – неиз вестно. Такой возможный переход возможен, только когда МФСП функционирует в вероятном режиме. Поэтому, набор ус танавливающего х1(t) входного сигнала МФСП, работающий в детерминированном режиме, запрещен.

Это качественная новые переходы, рассматриваемые в теории построения автоматных схем памяти [76-77], что позволя ет осуществлять переходы по двум переменным входного слова р = х, е.

Одна из важных задач данной главы – это рассмотрение ме тодологии определения входных слов элементарных МФСП.

При анализе МФСП (рис. 5.5) из табл. 5.2 и табл. 5.4 выби раем пары наборов входных сигналов хі(t) и еj() так, чтобы со стояние Аj, которое установлено сигналом хі(t) (см. табл. 5.2), за поминалося при сигнале еj() (см. табл. 5.4).

Определим количество однозначных элементарных вход ных слов р0(Т). Общее количество rp однозначных элементарных входных слов р0(Т) можно определить по формулам:

(5.11) rp k r ;

k k _ (5.12) R j ( j 1, m ) где k (2 k m) – количество состояний Аі, которые запоминаются при одном наборе сохраняющего еj() входного сигнала;

rk – количество различных наборов сохраняющих еj() вход ных сигналов, которые запоминают k состояний МФСП;

m – количество групп логических элементов И-НЕ (ИЛИ-НЕ) в МФСП.

МФСП (рис. 5.5) имеет общее количество rе разных наборов сохраняющих еj() входных сигналов, равное 9. При каждом на боре сохраняющего еj() входного сигнала можно запоминать два состояния Аі (табл. 5.5). По формуле (5.11) определяем количест во однозначных элементарных входных слов р0(Т) МФСП. По скольку k = 2 и rk = 9, общее количество rp однозначных элемен тарных входных слов р0(Т) = 18. Представим однозначные эле ментарные входные слова р0(Т) МФСП в табл. 5.5.

Таблица 5. Однозначные элементарные входные слова р0(Т) МФСП Входной сигнал Установленое со стояние, которое Входное сло устанавливающий сохраняющий запоминается во р0(Т) p1 x2 e1 A p2 x5 e1 A p3 x5 e2 A p4 x3 e2 A p5 x5 e3 A p6 x4 e3 A p7 x6 e4 A p8 x2 e4 A p9 x6 e5 A p10 x3 e5 A p11 x6 e6 A p12 x4 e6 A p13 x7 e7 A p14 x2 e7 A p15 x7 e8 A p16 x3 e8 A p17 x7 e9 A p18 x4 e9 A Однозначно корректные входные слова р0(Т) реализуются во время такта t функцией х возбуждение, а в процессе внутрен него такта – функцией е сохранения состояний, определяя тем самым функцию 2 выходов МФСП [79]. Однозначные входные слова р0(Т) могут переводить МФСП в состояние блока j, со стояние которого запоминается под влиянием набора сохраняю щего еj() входного сигнала. Выходные сигналы у(Т) МФСП имеют устойчивые значения, сдвинуты на время, которое равно 2е (задержка прохождения входного сигнала через два логиче ских элемента) от начала такта t, и устойчивые значения на про тяжении внешнего такта Т автоматного непрерывного времени [79]. По скорости переключения и характеристикам выходных сигналов у(Т) МФСП имеет такие же данные, как триггеры при поступление на них однозначных элементарных р0(Т) входных слов.

х5 х А1 А А4 А х e1 e х2 х5 х e4 e х2 х х х А1 А А2 А х e7 e х2 х х х e2 e х3 х5 х А2 А А5 А х3 х e5 e х3 х6 e8 e х3 х х5 х А3 А А4 А х4 х e3 e х4 х5 e6 e х4 х х А3 А х e9 e х4 х Рис. 5.6. МФСП может функционировать как 9 тригеров RS-типа Принципиальным различием между МФСП и триггерами является то, что МФСП может функционировать в разных блоках j своих состояний. При разных наборах сохраняющих еj() вход ных сигналов в блоках j своих состояний МФСП (табл. 5.4) может функционировать как 9 триггеров RS-типа, имеющих раз личное множество своих состояний (рис. 5.6).

§ Определение укрупненных элементарных входных слов Укрупненные ру(Т) входные слова отличаются от однознач ных р0(Т) входных слив тем, что переходы в них осуществляются из одного состояния в другое в определенном блоке і состояний МФСП [79].

Определение допустимых элементарных укрупненных ру(Т) входных слов МФСП состоит в подборе множества входных слов ру(Т), которые объединяются в пары последовательных наборов устанавливающих хі(t) входных сигналов, которые однозначно устанавливают выходные наборы уi состояний Аі, и наборов со храняющих еj() входных сигналов, которые переводят МФСП однозначно в состояние Аk (Аі Аk) блока і состояний (Аі, Аk і).

При анализе МФСП (рис. 5.5) из табл. 5.2 и табл. 5.4 выби раем пару хі(t) и еj() входных сигналов таким образом, чтобы со стояние Аі, который установлен сигналом хі(t) (см. табл. 5.2), имел в первой группе активные выходные сигналы у1 или у2, а сигнал еj() запомнил бы (см. табл. 5.4) другое состояние Аk (Аі Аk) блока і состояний (Аі, Аk і) с теми же активными выход ными сигналами у1 или у2.

Примером такого укрупненного ру(Т) входного слова может быть пара х2, е2 входных сигналов, при которых сигнал х2(t) одно значно устанавливает положение А1(t), при котором выходные сигналы у4=1 и у3=0, а сигнал е2() переводит МФСП из состоя ния А1(t) в состояние А2() (А1 А2), при котором выходные сиг налы у4=0 и у3=1, в соответствии с функцией у укрупненного пе рехода [79].

В множестве укрупненных ру(Т) входных слов существует подмножество таких слов, при которых сигнал еj() не изменяет ся, а установочный набор хі(t) входного сигнала однозначно оп ределяет активный выходной сигнал определенной i-й группы, который затем во время меняется. Кроме того, во множестве укрупненных ру(Т) входных слов существует подмножество та ких слов, при которых сигнал еj() изменяется при отсутствии набора устанавливающих хі(t) входных сигналов, что приводит к изменению активного выходного сигнала определенной i-й груп пы во время машинного такта Т.

Элементарное укрупненное ру(Т) входное слово МФСП од нозначно корректное, если набор устанавливающего хі(t) входно го сигнала и следующий набор сохраняющего еj() входного сиг нала в ходе внутреннего такта машинного такта Т однозначно устанавливает положение Аk(). Укрупненное корректное эле ментарное ру(Т) входное слово (табл. 5.6), которое подается на входные каналы (узлы) МФСП, однозначно определяется функ цией у укрупненного перехода и определяет функцию 3 выхо дов схемы памяти [79].

Количество корректных укрупненных ру(Т) входных слов для схемы памяти, приведенной на рис. 5.6 как 9 разных тригге ров, можно вычислить по формуле:

rp y (m 1) Ri K i ( K i 1) 3 2 3 2 36.

Укрупненные элементарные ру(Т) входные слова могут пе реводить МФСП в новое состояние блока і состояний, имеющий активный выходной сигнал только в определенной і-й группе.

Укрупненные ру(Т) входные слова МФСП (рис. 5.6), приведены в табл. 5.6. Количество таких слов ровно 36 (от 20 до 55).

Таблица 5. Укрупненые элементарные коректные ру(Т) входные слова ру(Т) хі(t) еj() Аk() р20 х4 е2 А р21 х4 е5 А р22 х4 е8 А р23 х2 е3 А р24 х2 е6 А р25 х2 е9 А р26 х3 е3 А р27 х3 е6 А р28 х3 е9 А р29 х4 е1 А р30 х4 е4 А р31 х4 А е р32 х7 е1 А р33 х7 е2 А р34 х7 е3 А р35 х7 е4 А р36 х7 е5 А р37 х7 е6 А р38 х5 е7 А р39 х5 е8 А р40 х5 е9 А р41 х6 е7 А р42 х6 е8 А р43 х6 е9 А р44 х2 е2 А р45 х2 е5 А р46 х2 е8 А р47 х2 е1 А р48 х2 е4 А р49 х2 е7 А р50 х6 е1 А р51 х6 е2 А р52 х6 е3 А р53 х5 е4 А р54 х5 е5 А р55 х5 е6 А р44 х2 е2 А Анализируя элементарные р0(Т) и ру(Т) входные слова, приходим к следующим выводам:

1. Для перехода МФСП из одного состояния в другое одно значное р0(Т) входное слово может в течение одного ма шинного такта Т осуществить переход по одной переменной хі(t) входным сигналом в одном блока j своих состояний, что характерно и для триггеров;

2. Для перехода из одного состояния Аі блока s ( Ai s ) в дру гое состояние Аk иного блока j ( Ak j ) при условии, что Аі, Аk принадлежат блоку m своих состояний, достаточно ук рупненного корректного элементарного ру(Т) входного сло ва, которое в состоянии в течение одного машинного такта Т осуществить переход по двум переменным хі(t) и еj() входными сигналами, что характерно только для МФСП.

Использование таких детерминированных элементарных р0(Т) и ру(Т) входных слов расширяет функциональные возмож ности триггеров. Это позволяет здийснюванню переходов в тече ние одного машинного такта Т по двум переменным хі(t) и еj() входными сигналами, в принципе невозможно осуществить в триггерах.

Применение различных наборов сохраняющих еj() вход ных сигналов позволяет в одном машинном такте Т менять структуру запоминающих состояний в МФСП, что очень важно при перестройке алгоритмов обработки информации в реконфи гурируемых системах.

§ Анализ работы многофункциональных схем памяти с помощью имитационного моделирования Исследование математических моделей, как составной час ти научных теорий, является важным этапом исследования рабо ты компонентов компьютерных систем. На сегодняшний день уже создано огромное количество программных пакетов имита ционного моделирования, которые отличаются по тематическим направлениям, способами построения, целью дальнейшего ис пользования [45]. Моделирование сложных систем предусматри вает наличие моделей составных компонентов и алгоритмов их сочетаний. Модели компонентов могут быть как чисто аналити ческими, так и заимствованными из результатов эксперименталь ных исследований. В последнем случае теряется "прозрачность" моделирования, но достигается высокая точность воспроизведе ния поведения реального объекта.

Имитационное моделирование в электронике, основанное еще в 60-х годах, сейчас достигло уровня, позволяющего произ водить огромную часть разработок без воплощения в реальные прототипы. Профессиональное использование требует наличия огромной библиотеки электронных компонентов с актуальными обновлениями, а также безошибочной и скоростной работы мо делирующей программы, например, один из мировых лидеров программный пакет OrCAD-PSPICE с библиотекой моделей, ко торая может достигать миллионов компонентов.

Имитационное моделирование требует качественного гра фического отображения и наглядности системы ввода информа ции и представление процесса ее обработки, наявности эксперт ной системы, которая предупреждает об ошибках и может их комментировать, а также тщательно отработанной контекстной справочной системы (один из мировых лидеров является про граммный пакет Multisim компании National Instruments, Electronics Workbench Group).

Multisim обеспечивает ввод электрических принципиаль ных схем, моделирование смешанных аналого-цифровых уст ройств с помощью алгоритмов SPICE, текстовое описание циф ровых устройств на языках высокого уровня VHDL и Verilog, их моделирование и синтез ПЛИС разного уровня сложности (Multisim VHDL). Multisim включает функции, необходимые для создания профессиональных схем для документов и отчетов.

Для исследования многофункциональных схем памяти, символьным языком которая описывается, например, МФСП чис Рис. 5.7. Исследование багатофункциональной схемы памяти числом 22 на элементах И-НЕ (рис. 5.4), с помощью Multisim, сначала начертим функциональную схему памяти и подключим к ней Word Generator (Генератор Слов), Logic Analyzer (Логиче ский анализатор) (рис. 5.7).

Для большей наглядности и убедительности правильности обнаружения детерминированых элементарных р0(Т) (табл. 5.5) и ру(Т) (табл. 5.6) входных слов проведены исследования с помо щью имитационного моделирования (Multisim 9) с помощью мо делей элементов И-НЕ (рис. 5.7) и моделей элементов ИЛИ-НЕ (рис. 5.8).

На основе этих таблиц (табл. 5.5) – (табл. 5.6) строим тесты входных слов р = х, е для проверки работы построенной функ циональной схемы в Word Generator XWG1 (Генератор слов), как это представлено на рис. 5.8.

На рис. 5.8 показана пошаговая последовательность набо ров устанавливающих x(t) входных сигналов и наборов сохра няющих е() входных сигналов. Исследования показали убеди тельность использования укрупненных элементарных ру(Т) вход ных слов (см. табл. 5.6), что правильно функционировали в де терминированном режиме. Устанавливающий х1 входной сигнал (см. табл. 5.2) однозначно устанавливает положение А0, не сохра Рис. 5.8. Тестированне багатофункциональной схемы памяти няется ни при одном наборе сохраняющих е() входных сигналов и приводило к колебательного режима, освещавшие индикаторы выходных сигналов (рис. 2.8). Это указывало на вероятное режим перехода в любое состояние аk МФСП определенной подмноже ства j, которое однозначно определяется набором сберегающих е() входных сигналов. Такое входное слово в детерминирован ном режиме не используется и является запрещеным.

Таким образом, рассмотрена методология определения де терминированных входных слов и проверка работоспособности.

Элементарная МФСП класса L с помощью имитационного моде лирования Electronics Workbench (MultiSim 9) подтвердила зако ны ее функционирования [45;

85].

§ Характеристики параметров многофункциональных схем памяти Учитывая специфику построения МФСП класса L и класса М L, предусматривающая объединение логических элементов И НЕ (ИЛИ-НЕ и т.д.), схемы памяти характеризуются следующи ми параметрами [11]:

максимальным количеством М запоминаемых состоя ний при ограничениях параметров логических элемен тов, из которых строится схема памяти;

предельной рабочей частотой переключения Fp;

нагрузочной способностью по выходам РQ;

количеством Sвнут.с внутренних связей;

количеством Sвнеш.с внешних связей;

количеством L элементов на одно состояние;

максимальным количеством альтернативных отобра жений re.

Максимальное количество запоминаемых состояний.

Для МФСП класса L на базе K-входових элементов И-НЕ (ИЛИ НЕ) с нагрузочной способностью Р1, количество Ri Ri 2, 3,..., K которых одинаково во всех m группах, максимально возможное количество Мmах запоминаемых состояний при при n = K;

m = 2;

Ri = K K P1 вычисляют по формуле:

K K m Ri 1 2 2 1 2 2 2 1.

M max 2 (5.13) i 1 i 1 Для МФСП класса LM на базе K-входових элементов И-НЕ (ИЛИ-НЕ) с нагрузочной способностью Р1, количество Ri (Ri = 2, 3, …, R) которых одинаково во всех m группах, и R-входових эле элементов И (ИЛИ) с нагрузочной способностью Р2 максимально возможное количество Мmах запоминаемых состояний при n Р2;

m = K – 1;

K P1 ;

Ri = R;

n = m вычисляют по формуле:

m K M max 2 1 2R 1.

Ri (5.14) i i 1 i Вычислим Мmах для МФСП различных типов на базе четы рехвходовых элементов И-НЕ (ИЛИ-НЕ) с нагрузочной способ ностью Р1 = 10 и тривходових элементов И (ИЛИ) с нагрузочной способностью Р2 = 10.

Для МФСП класса L согласно (5.13) имеем:

m Мmах 2 1 2(22-1)=23=6.

R i i Для МФСП класса LМ согласно (5.14) m Ri Ri Мmах 2 1 2 1 i 1 i Предельная рабочая частота переключения (Fp). Макси мальная частота переключения Fmах для МФСП класса L опреде ляется минимально допустимым временным интервалом между двумя последовательными сигналами минимальной продолжи тельности, которые поступают на входы схемы, и, как и для триг геров, вычисляется по формуле:

Fmах = 1/2ср, где ср — средняя задержка одного логического элемента.

Но для МФСП класса LМ максимальная частота переключе ния вычисляется по формуле:

Fmах = 1/3ср. (5.15) Таким образом, появление нового информационного сигна ла допустимо лишь по истечению переходного процесса в МФСП и переключения его в другое устойчивое состояние.

Для надежной передачи информации выходной информа ционный (активный) сигнал схемы памяти можно использовать только после окончания переходного процесса, длительность ко торого равна 2e для МФСП класса L и 3e для МФСП класса LМ.

Так, предельная рабочая частота Fp переключения асинхронной МФСП класса L, если продолжительность выходного информа ционного (активного) сигнала равна 2e, то она определяется по формуле:

Fp.1/4e, тогда как для МФСП класса LМ Fp.1/6e, (5.16) Нагрузочная способность по выходами (РQ). Для МФСП класса L нагрузочная способность по выходами РQ определяется по формуле:

K K K PQ Pe Ri Pe PQ 1;

P1 ;

Ri, (5.17) 2 2 где Ri - количество элементов в i-й (i = 1, 2) группе МФСП.

Для МФСП класса LМ нагрузочная способность по выхода ми РQ определяется по формуле:

РQ = ne – 1 (5.18) и не зависит от параметров Ре, используемых элементов.

Например, для МФСП класса L имеем:

K 10 2 8.

PQ Pe Для МФСП класса LМ :

PQ Pe 1= 10 - 1=9.

Следовательно, в случае значительного (с 4 до 21) увеличе ние числа Мmах запоминающих состояний нагрузочная способ ность РQ МФСП в отличие от багатостабильных триггеров не уменьшается, а увеличивается, что указывает на сокращение ко личества внутренних связей между логическими элементами в схеме памяти. Графическую зависимость нагрузочной способно сти РQ от количества М запоминаемых состояний показано на рис. 5.9.

М МФСП класса L PQ M БФСП класу L МФСП класса L БФСП класу L МТ М 10 20 Рис. 5.9. Изменения нагрузочной способности РQ триггерних (МТ) схем памяти и МФСП Графики, приведенные на рис. 5.9, наглядно иллюстрируют изменения нагрузочной способности РQ многостабильных триг герных (МТ) схем памяти и МФСП разных классов с ростом ко личества М их запоминающих состояний.

Приходим к выводу, что за таким параметром, как нагру зочная способность, преимущества имеют МФСП класса LМ, ха рактеризующихся постоянной (максимальной) нагрузочной спо собностью РQ.

Количество внутренних связей (Sвнут.с). Параметр Sвнут.с для МФСП класса L вычисляется по формуле:

Sвнут.с.= mRi (n – Ri), (5.19) где n – количество элементов И-НЕ (ИЛИ-НЕ), используемых в МФСП;

m (m n) – количество групп таких элементов в МФСП;

Ri — число элементов И-НЕ (ИЛИ-НЕ) в i-й группе МФСП.

Для МФСП класса LМ параметр Sвнут.с вычисляется по фор муле:

Sвнут.с = n + mRi(m – 1), (5.20) где обозначения те же, что и в (5.19).

Для сравнения вычислим параметры Sвнут.с и Мmах для раз личных типов схем памяти с одинаковым количеством n логиче ских элементов.

Рассмотрим, например, схемы, которые используют 10 (n = =10) логических элементов.

Для однофазных многостабильних триггеров (МТ) по фор муле имеем:

Sвнут.с = n(n – 1) = 10 · 9 = 90, а М = n = 10.

Для МФСП класса L при m = 2, Ri = 5:

Sвнут.с = mRi(n – Ri) = 255 = 50, m R M max 2 i 1 2 25 1 2 31 62.

i 1 Для МФСП класса LМ при m = 2, Ri = 4, n = 8 (элементы И НЕ) и два элемента И имеют:

Sвнут.с = n + mRi (m – 1) = 8 + 2 · 4 · 1 = 16, m R M max 2 i 1 2 4 1 2 15 30.

i1 i1 Графическую зависимость количества внутренних связей S зв.в от количества М запоминающих состояний в различных схе мах памяти показано на рис. 5.10.

Рассматривая графики, приведенные на рис. 5.10, видим, Sзв. з МТ МФСП класса L БФСП класу L М 40 МФСП класса L M БФСП класу L М 50 20 40 10 Рис. 5.10. Зависимость количества внутренних связей Sвнут.с от количества М запоминаемых состояний в разных схемах памяти как растут значения Sвут.с для многостабильных триггерных (МТ) схем памяти и МФСП разных классов с ростом значений М. Сле довательно, по количеству внутренних связей Sвут.с преимущество имеют МФСП класса LМ, в которых это количество наименьшее.

Количество внешних связей (Sвнеш.с). Для однофазной многостабильной схемы памяти Sвнеш.с = 2n, а для МФСП разных классов при одном и том же значении М (количества запоминае мых состояний) Sвнеш.с 2n.

Так, для однофазной многостабильной схемы памяти, кото рая запоминает 6 состояний и построена на 6 логических элемен тах, значение Sвнеш.с равно 12, а для МФСП – 8.

Количество элементов на одно состояние (L). Для асин хронного одноуровневого RS-триггера и всех однофазных много стабильных триггеров значение параметра L равно единице, по скольку M = n [11].

Для МФСП класса L имеем:

m Ri i L, (5.21) m Ri 2 i1 а для МФСП класса LМ:

m m Ri L m i1. (5.22) 2 R i Например, для МФСП класса L имеем:

n = 4;

m=2;

Ri = 2 L1 4 2 0,6(6);

при n = 6;

m = 2;

Ri = 3 L 0,428;

2 14 8 n=8;

m = 2;

Ri = 4 L 0,26(6);

3 30 n = 10;

m = 2;

Ri = 5 L4 10 5 0,16.

62 Для МФСП класса LМ n = 4 + 2;

m = 2;

Ri = при L 1;

n = 6 + 2;

m = 2;

Ri = 3 L 0,57;

2 14 10 n = 8 + 2;

m = 2;

Ri = 4 L 0,3(3);

3 30 12 n = 10 + 2;

m = 2;

Ri = 5 L 0,193.

4 62 Графическую зависимость количества L элементов на одно состояние от количества М запоминаемых состояний в различных схемах памяти иллюстрирует рис. 5.11.

L МТ 1, 0, 0, 0, 0, 0, М МФСП класса L 0, БФСП класу LM 0, 0, БФСП класу L МФСП класса L 0, М 60 20 40 10 Рис. 5.11. Зависимость количества L элементов на одно состояние от количества М заппоминаемыхх состояний в разных схемах памяти Максимальное количество альтернативных отображе ний (re). В МФСП один вход каждого элемента И-НЕ (ИЛИ-НЕ) каждой і-й группы можно подключить соответственно с одним узлом zi установочной шины Вх.ШZ всей схемы памяти. В этом случае можно задать в табличном виде матрицу состояний МФСП, как это рассмотрено в табл. 5.7.

В отличие от известных бинарных схем памяти [11;

110] МФСП могут изменять наборы устанавливающих хі(t) входных сигналов в состояние Аk(t) схемы памяти при разных наборах со храняющих еj() входных сигналах, т.е. { X } e { A}, где еj – функ j циональность, определяет функцию сохраняющих состояний бло ка j [73].

Многостабильные схемы памяти [11] функционируют толь ко в одном блоке своих состояний, которые запоминаются под воздействием только одного набора сохраняющего е0 () входно го сигнала.

МФСП функционируют в разных блоках j своих состоя ний, которые запоминаются под влиянием соответствующих на боров сохраняющих еj () входных сигналов. Благодаря этому расширяются возможности монофункциональных схем памяти и удается реализовать альтернативные отображения {X} e {a} при j различных сохраняющих еj() входных сигналах в самой схеме памяти без соответствующих коммутаций входных и выходных сигналов. Кроме того, МФСП в отличие от многофункциональ ных схем памяти [85], которые достигают многофункционально сти за счет коммутаций входных и выходных сигналов с соответ ствующими затратами дополнительных логических элементов и времени на прохождение сигналов по схемам коммутации, спо собны под воздействием только наборов сохраняющих еj() вход ных сигналов в самой схеме памяти выполнять укрупненные переходы во внутреннем такте 0 одного машинного такта Т.

Итак, рассмотрены МФСП разных классов по основным параметрам имеют преимущества по сравнению с классом много стабильных схем памяти, частным случаем которых является од ноступенчатый асинхронный триггер RS-типа. Указанные МФСП имеют также качественно новые функциональные свойства по использованию альтернативных блоков j состояний в произ вольный момент времени, которые не имеют двоичные триггеры [11;

110], многостабильные триггеры [11] и построены много функциональные схемы с памятью на базе триггеров с коммута цией их входных и выходных узлов за счет дополнительных ло гических элементов [33]. Сравнительная характеристика пара метров базовых схем памяти приведены в табл. 5.7.

Таким образом, из табл. 5.7 наглядно видим преимущества МФСП по максимальному количеству запоминаемых состояний в МФСП до 30-90, вместо 8 возможных в МСП, по уменьшению количества внутренних связей от 756 (в МСП) до 12-18 (в МФСП). Эти преимущества очень важны при построении инте гральных схем памяти, особенно при уменьшении числа аппара турных затрат логических элементов на одно состояние от (МСП) до 0,2-0,3 (МФСП). Важным функциональным преимуще ством МФСП над МСП есть возможность перестройки структуры запоминаемых состояний в процессе работы в одном машинном такте Т.

Таблица 5. Параметры базовых схем памяти Многоста Преимуще бильная схе- МФСП МФСП Параметр ства схем класса LM класса L ма памяти памяти (МСП) LM Mmax 8 30 Fp L 125 MГц 125 MГц 100 MГц LM PQ 3 6 Sвнут.с(если LM 756 18 М = 28) L (если М = L 1 0,2 0, 28) L re 1 3 LM ГЛАВА МЕТОДЫ СИНТЕЗА ЭЛЕМЕНТАРНЫХ МНОГО УРОВНЕВЫХ СХЕМ ПАМЯТИ КОМПЬЮТЕРНЫХ СИСТЕМ Многофункциональные схемы памяти являются открытой структуроц, которую можно наращивать за счет автоматов стра тегии, генерирующих наборы сохраняющих еj() входных сигна лов. Генерирующие наборы сохраняющих еj() входных сигна лов способны изменять структуру запоминания в МФСП, обра батывать и сохранять более общую (настраивающую) информа цию по отношению к частной информации в МФСП, которая может обрабатываться и сохраняться из всего множества состоя ний в МФСП. В свою очередь, автомат стратегии тоже может со стоять из МФСП и ее автомата стратегии, если автомат стратегии является открытой структурой. Методы синтеза элементарных многоуровневых схем памяти (МУСП) и будут главной темой этой главы.

§ Символьный язык описания многоуровневых схем па мяти Перспективным и актуальным направлением развития схем с памятью является создание на основе МФСП многоуровневых схем памяти (МУСП), которые являются основой для решения поставленной задачи: запоминать общую и отдельную информа цию одновременно.

Построение монофункциональных схем памяти (триггеров) и методов построения на их базе устройств, работа которых рас сматривается в автоматное дискретное время, считается почти завершенной теме [11;

110]. Иначе обстоит дело с элементами автоматной памяти, такими как многоуровневыми схемами памя ти (МУСП) и методами построения на их базе устройств, работа которых рассматривается в автоматное непрерывное время [55].

Это объясняется тем, что в многофункциональных схемах памяти (МФСП), в которых еj() входной сигнал сохраняет опре деленные состояния подмножества (блока j), появляются новые функции переходов, расширяются функциональные возможности многоуровневых схем памяти (МУСП), которые создаются на ос нове МФСП.

В синхронных дискретных устройствах используют син хроимпульсы различных типов. Наиболее распространены две серии сигналов 1 и 2 [110]. Когда синхроимпульсы подаются на устройства памяти, то память называется синхронизированной и определяется символами 2. Память, которая не использует син хроимпульсы, отображается символом.

Одноступенчатые МУСП используют несколько соединен ных по вертикали МФСП [59], которые можно синхронизировать одним сигналом. Количество K уровней МУСП в символьном его описании на одну единицу меньше ставить с символом для класса LN и с символом b для класса LB [77-78]. МУСП может быть од N но- и двухступенчатым. Другая ступень работает в режиме пере записи коды с первой ступени во вторую при синхроимпульсе 2.

В символьном описании одно- и двухступенчатые МУСП изо бражаются соответственно 1с и 2с.

В символьном описании структура БРCП изображается в таком порядке:

1) (K-1)у или (K-1)b – отображает K-уровневые структуры МУСП;

2) Ak-1, Ak-2., A0 – отображает символьное описание каждой структуры МФСП [112], начиная с верхнего уровня МУСП;

3) 1 (і= 0, 1, 2) – отражает первую (вторую) ступень синхро низирующей МУСП сигналом 1 (или 2) или асинхронного МУСП – символом ;

4) Rc (С=1, 2) – отражает одно- и двухступенчатые структуры МУСП.

Символьные описания МФСП и МУСП (п. 2) являются ключевыми при описании любого класса МУСП. Для МУСП класса LN каждое символьное число Aі МФСП отражает связь вы ходных сигналов с МФСП всех нижних уровней (автомата стра тегии). Для МУСП класса LB символьное число Aі МФСП отра N жает связь выходных сигналов с МФСП всех нижних уровней (автомата стратегии) для одной группы логических элементов верхней МФСП, в которой количество логических элементов имеет значения более чем единица (q 1).

Приведем примеры символьного описания МУСП. Рас смотрим символьное описание асинхронной одноступенчатой схемы памяти, которая имеет три уровня МФСП:

2y, 22, 112, 111,, 1c (6.1) где 2y - отображает три уровня МУСП класса L N ;

22 - отображает структуру МФСП третьего (верхнего) уров ня, состоящую из четырех логических элементов, разбитых на две группы, по два элемента в каждой;

112 - отображает структуру МФСП второго уровня, состоя щую из четырех логических элементов, разбитых на три группы, две из которых имеют по одному элементу, а одна – два элемента;

111 - отображает структуру МФСП первого уровня, состоя щая из трех логических элементов, разбитых на три группы, по одному элементу в каждой;

- указывает, что МУСП асинхронная;

1с - указывает, что структура МУСП является одноступенча тая.

Символьное описание МУСП класса LB, которое имеет N функциональные возможности, что и рассмотренная МУСП клас са L N, представим в таком виде:

1b, 22, 111, 111,, 1c (6.2) где 1b - отображает два уровня МУСП класса LB ;

N 22 - отображает структуру МФСП второго (верхнего) уровня, состоящую из четырех логических элементов, разбитых на две группы, по два элемента в каждой;

111 - отображает структуру МФСП первого уровня, состоя щую из трех логических элементов, разбитых на три группы, по одному элементу в каждой;

- указывает, что МУСП асинхронная;

1с - указывает, что структура МУСП является одноступенча тая.

§ Определение параметров многоуровневых схем памяти по символьному описанию Из символьного описания верхней МФСП можно опреде лить количество запоминаемых состояний всей МУСП по форму ле:

M = mk·re (6.3) где mk – количество разрядов в символьном описании МФСП;

re – количество наборов сохраняющих еj() входных сигна лов МФСП, определяемое по известным формулам (5.4-5.6).

Количество запоминаемых состояний МУСП также можно определить по количеству mk разрядов в символьном описании каждой МФСП по следующей формуле:

K M mi, (6.4) i где mi (i= 1, 2., K) – количество разрядов в символьном описании i-й МФСП всего МУСП;

M - количество запоминаемых состояний МУСП.

Например, из символьного описания 2y, 22, 112, 111,, 1c МУСП класса L N становится понятным, что верхняя МФСП име ет описание 22, по которому совершенно ясно, что m3 = 2, re = 9, а поэтому количество состояний МУСП будет по формуле (6.4) равна 18, то есть М = 2 9 = 18.

Другой способ нахождения количества запоминаемых М состояний МУСП можно определить по формуле (6.4), которая состоит из того, что сначала определяется количество разрядов в числах символьного описания МУСП, а потом находим их произ ведение. Из символьного описания МУСП класса L N (6.1) и клас са LB (6.2) по формуле (6.4) определяем, что число запоминаемых N состояний этих МУСП одинаково и равно 18 (М = 2 3 3 = 18).

В связи с тем, что нижние МФСП имеют в каждом разряде только одному логическому элементу, то такие МУСП закрытые струк туры и запоминают все свои состояния при одном наборе сохра няющих еj() входных сигналов, когда на всех входных узлах сиг нал равен логическому нулю, то есть неактивный.

Поиск символьного описания МУСП – процесс творческий.

При этом вариантов такого описания может быть достаточно много. Однако для сохранения состояний управляемой МФСП при создании символьного описания автомата стратегии (нижних МФСП) необходимо соблюдение следующего соотношения:

(6.5) re M, где re – количество наборов сохраняющих еj() входных сигналов МФСП верхнего уровня МУСП;

M – количество запоминаемых состояний МФСП нижних уровней МУСП.

Процесс поиска символьных описаний нижних МФСП за канчивается, когда количество наборов сохраняющих еj() вход ных сигналов самых нижних МФСП равно единицы. Когда най дено символьное описание всех МФСП в МУСП, то по формуле (6.4) определяют количество состояний полученной МУСП.

§ Построение многоуровневых схем памяти по символь ному описанию с учетом ограничений логических эле ментов При синтезе МУСП на основе K-входовых логических эле ментов И-НЕ или ИЛИ-НЕ с нагрузочной способностью P1 и R входовых логических элементов И или ИЛИ с нагрузочной спо собностью P2 необходимо учитывать ограничения используемых логических элементов.

Для синтеза по символьному описанию МУСП необходимо проверить сначала допустимость синтеза МФСП, входящего в состав МУСП, с учетом ограничений логических элементов, а за тем выполнить проектирование МФСП по соответствующиму символьному описанию.

Учитывая межуровневые связи между МФСП в МУСП, следует достичь, чтобы нагрузочные способности нижних МФСП удовлетворяли такому соотношению:

m P1 R K, (6.6) i2 i где Ri – значение цифр (кроме одной минимальной цифры) в сим вольном описании нижних МФСП;

K – количество уровней МУСП.

Количество допустимых входных узлов логических эле ментов верхних МФСП должна удовлетворять такому соотноше нию:

m (6.7) Kb R K, i i где Ri – значение цифр (кроме одной минимальной цифры) в сим вольном описании верхней МФСП;

K - количество уровней МУСП;

m - количество разрядов символьного числа верхней МФСП.

Для МУСП класса LB при использовании МФСП класса N L количество входных узлов логических элементов верхних M МФСП должна удовлетворять такому соотношению:

Kb= m+K. (6.8) Суть синтеза МУСП на МФСП заключается в нахождении связей между выходными узлами нижних МФСП и входными уз лами верхних МФСП.

Для МУСП класса L N уровню соединения выходных узлов нижних МФСП с верхними осуществляется согласно активных наборов сохраняющих еj() входных сигналов, которые подаются на входные узлы верхних МФСП [71]. Для МУСП класса LB N уровню соединения выходных узлов нижних МФСП с верхними осуществляется согласно активных наборов сохраняющих еj() входных сигналов, которые подаются на входные узлы отдель ных групп верхних МФСП, в которых количество элементов больше единицы (q1) [77].

Выполняя соединения между уровнями в МУСП, получаем асинхронную одноступенчатую МУСП, которую можно сделать синхронной и двухступенчатой схемой памяти, как это выполня ется в триггерах [11;

110].

Таким образом, в символьном описании МУСП достаточно данных для того, чтобы выполнить синтез МУСП, определить ко личество запоминаюемых состояний, построить функциональную схему с непосредственными связями, а далее с помощью матема тического моделирования определить закон функционирования синтезированной МУСП.

При синтезе МУСП на МФСП сначала задают или количе ство запоминаюемых M состояний, или количество re активных наборов сохраняющих еj() входных сигналов, или любые другие параметры схемы памяти, которую необходимо спроектировать.

Задавая основной параметр схемы памяти, которую необходимо спроектировать, определяем символьное описание будущей верх ней МФСП и по ее описанию вычисляем критерии параметра, ко торый задается согласно условиям, определяющим параметры МФСП, соответствующие заданным параметрам МУСП. Постро енное таким образом символьное описание верхней МФСП рас сматривается как рабочий вариант. Возможны несколько вариан тов символьного описания различных МФСП, параметры кото рых соответствуют заданным параметрам МУСП. Проектиров щик выбирает вариант МФСП, учитывая свой собственный опыт.

Количество re наборов сохраняющих еj() входных сигналов верхней МФСП, которое по соответствующим формулам [77–78] определяем необходимое количество состояний МФСП нижних уровней МУСП, символьное описание которых строится по тем же алгоритмам, что и для верхней МФСП. Определив символь ные описания МФСП, образующих символьное описание МУСП, осуществляем проверку их параметров согласно уравнениям (6.7) и (6.8). Определив символьное описание МУСП и всех его МФСП, выполняем синтез сначала МФСП, а затем связей между ними в соответствующем порядке.

Таким образом, синтез МУСП состоит из следующих ша гов:

1. Определяем символьное описание верхней МФСП при за данном количестве запоминаемых состояний МУСП, соот ветствующих уравнению (6.4).

2. Учитывая выполнение соотношения (6.6), проектируем сим вольное описание нижних МФСП и на их основе проектиру ем символьное описание МУСП.

3. По символьному описанию МФСП, входящих в описание МУСП, проектируем МФСП на определенных логических элементах, соблюдая при этом ограничения самих логиче ских элементов по количеству входов и нагрузочных спо собностях, в соответствии с соотношениями (6.6) и (6.8).

4. Определив активные сигналы сохраняющих входных сигна лов МФСП, осуществляем соединение между выходными узлами нижних МФСП и наборами сохраняющих еj() вход ных сигналов логических элементов верхних МФСП в асин хронной одноступенчатой МУСП.

5. Если по символьному описанию МУСП синхронизирована, то устанавливающие входные узлы асинхронной МУСП со единяем с входными узлами через схемы И, воспринимаю щие еще синхроимпульс.

6. Если по символьному описанию МУСП двухступенчатая, то проектируем вторую степень МУСП, аналогичную первому ее ступени, и выходные узлы первой ступени МУСП соеди няем через схемы И, воспринимающих еще синхроимпульс с устанавливающими входными узлами второй ступени МУСП.

Рассмотрены методы синтеза МУСП по их символьному описанию, которые дают возможность формализовать их проек тирования с учетом ограничений логических элементов по коли честву входных узлов и нагрузочной способности.

Обратим внимание на то, что в МУСП реализуется прин цип иерархического программного управления, позволяющий обрабатывать одновременно часную информацию в верхних МФСП одновременно с общей информацией в нижних МФСП, что принципиально их отличает от триггеров.

§ Принцип структурной организации элементарных мно гоуровневых схем памяти Исследование работы триггеров, БСП, МФСП и МУСП сводится к рассмотрению организации методов переключения этих схем памяти в i-е состояние.

Недостатком многофункциональных схем памяти МФСП [73] является необходимость подачи не только наборов устанав ливающих xi(t) входных сигналов, а еще необходимость генера ция наборов сохраняющих ej() входных сигналов.

Принцип структурной организации элементарных много уровневых схем памяти заключается в том, что они разбиты на управляющие и управляемые многофункциональные схемы па мяти (МФСП) [79], соединенные между собой следующим обра зом:

БА і-й группы управляемой МФСП Аі, количество qi эле ментов которых больше единицы (qi 1), через сберегаю щую входную шину, соединенные с выходными шинами одной или нескольких МФСП Аk (k=1, 2,..., і-1);

устанавливающие входные и выходные шины МФСП Аі (і=1, 2,..., N), что соответственно соединены с общими входными и выходными шинами многоуровневых схем па мяти.

Сущность принципа запоминания состояний в многоуров невых схем памяти с многофункциональной системой организа ции заключается в том, что наборами устанавливающих xi(t) входных сигналов состояния управляемых МФСП Аі запомина ются только в том случае, когда они принадлежат блокам і со стояний, которые запоминаються под влиянием набора сохра няющего ej() входного сигнала, генерируемого управляющей МФСП Аk.

Состояние Аі управляемой МФСП, который устанавливает ся под влиянием набора xi(t) входного сигнала, не принадлежит к блоку и состояний, поэтому состояние і МФСП в блоке і пе реходит в новое состояние аk, под влиянием набора сохраняющей ej() входного сигнала и соответственно принадлежит к блоку j состояний. При запоминании объединенных состояний в много уровневых схем памяти возникает качественно новая вертикаль ная иерархическая взаимосвязь, которая определяет объединен ное состояние аі управляемых МФСП и управляющих МФСП.

Многоуровневая схема памяти с многофункциональной системой организации определяет такую структуру, в которой многофункциональный режим работы одного устройства опреде ляется другим устройством, так называемым автоматом стра тегии АМ. Автомат стратегии АМ. в многоуровневых схемах памя ти может быть моно- или многофункциональной схемой памяти.

В зависимости от свойств автомата стратегии АМ, структуру мно гоуровневых схем памяти с многофункциональной системой ор ганизации можно определять как схему, которая сохраняет на разных уровнях общую (в автомате стратегии АМ.) и часную (в управляемой МФСП) информацию.

§ 5. Метод проектирования общего автомата стратегии для всей многоуровневой схемы памяти При реализации автомата стратегии АМ на структурах бага тостабильних схемах памяти (БСТ) [11] достаточно знать нужное количество re наборов сохраняющих еj() входных сигналов для управляемой МФСП Ау [68], чтобы применить re-БСП в качестве автомата стратегии АМ.

Рассмотрим БСП на 9 состояний [11], как автомат страте гии, с целью организации и генерации девяти еj() входных сиг налов для управляемой МФСП Ау. Наборы устанавливающих хі(t) входных сигналов девьятистабильного триггера приведены в табл. 6.1.

Таблица 6. Наборы устанавливающих хі(t) входных сигналов Входной сигнал zj х1 х2 х3 х4 х5 х6 х7 х8 х9 х z1 0 1 1 1 1 1 1 1 1 z2 1 0 1 1 1 1 1 1 1 z3 1 1 0 1 1 1 1 1 1 z4 1 1 1 0 1 1 1 1 1 z5 1 1 1 1 0 1 1 1 1 z6 1 1 1 1 1 0 1 1 1 z7 1 1 1 1 1 1 0 1 1 z8 1 1 1 1 1 1 1 0 1 z9 1 1 1 1 1 1 1 1 0 Наборы устанавливающих хі(t) входных сигналов для девя тистабильного триггера, построенного на элементах ИЛИ-НЕ, ха рактеризуются тем, что на каждый входной узел zi подается логи ческая единица, кроме одного узла zk, на который подается логи ческий ноль В этом случае активные логические единицы устанавлива ют на выходах своих элементов значения выходного сигнала равного логическому нулю и вместе с входным сигналом zk (zk=0) устанавливают на выходе этого элемента значение логической единицы.

Набор сохраняющего е() входного сигнала для БСП равен нулю на всех входных узлах zj (z1 = z2 = z3 = z4 = z5 = z6 = z7 = z8 = z9 = 0), при котором хранятся по одному все девять состояний ав томата стратегии.

Наборы устанавливающих хі(t) входных сигналов однознач но устанавливают состояния БСП, девять из которых хранятся при одном входном сигнале е(). Рассмотрим однозначные со стояния памяти (рис. 6.1), устанавливающих хі(t) входными сиг налами, представленные в табл. 6.2.

Состояние А0 (см. табл. 6.2) не сохраняется при одном е() входном сигнала, поскольку ни в одной группе выходной сигнал bі(Т) автомата стратегии АМ при состоянии А0 не имеет активного выходного сигнала, равного логической единицы, что нужно для организации обратной связи для запоминания состояния в схеме памяти. Функционирование таких БСП (рис. 6.1) задается как элементарный автомат 2-го рода, который имеет полную систему входов и выходов [25].

z b z b z b z b b z Рис. 6.1. Автомат стратегии на МСП Таблица 6. Однозначно установленные состояния памяти Выходной сигнал bі(Т) автомата стратегии Вход- Состоя ной ние АМ сигнал памяти хі(t) Аі b1 b2 b3 b4 b5 b6 b8 b b х0 А 0 0 0 0 0 0 0 0 х1 А 1 0 0 0 0 0 0 0 х2 А 0 1 0 0 0 0 0 0 х3 А 0 0 1 0 0 0 0 0 х4 А 0 0 0 1 0 0 0 0 х5 А 0 0 0 0 1 0 0 0 х6 А 0 0 0 0 0 1 0 0 х7 А 0 0 0 0 0 0 1 0 х8 А 0 0 0 0 0 0 0 1 х9 А 0 0 0 0 0 0 0 0 Таким образом, сущность метода проектирования автомата стратегии АМ для всей МФСП заключается в определении БСП с М состояниями, количество которых соответствует количеству re ( M re ). Наборов сохраняющих еj() входных сигналов управляе мой МФСП Ау.

Двухуровневая схема памяти с автоматом стратегии АМ для всей МФСП синтезируется с управляемой МФСП Ау в соответст вии со структурной схемой, изображенной на рис. 6.2. Согласно принципу структурной организации МУСП двухуровневая схема памяти состоит из двух МФСП (или с одной МФСП и одного БСП), устанавливающие входные шины, которые могут быть объ единены в общую устанавливающую входную шину, а выходные узлы управляющей МФСП (автомата стратегии) АМ соответствен но соединены с входной шиной управляемой МФСП Ау, на кото рую подаются наборы сохраняющих еj() входных сигналов.

Взаимосвязь между выходными узлами автомата стратегии АМ и z2 z b z5 у b z b z у b z АВТОМАТ СТРАТЕГІЇ b z b z z11 b у z12 b z11 b у z3 z z Рис. 6.2. Двухуровневая схема памяти класса LN входными узлами управляемой МФСП Ау осуществляется вход ной шиной управляемой МФСП Ау в соответствии с наборов со храняющих еj() входных сигналов, которые определяются в про цессе математического анализа функционирования МФСП Ау. Ус танавливающие входные узлы МФСП Ау и МФСП АМ могут быть объединены в общую устанавливающую входную шину двух уровневой схемы памяти.

Таким образом, двухуровневая схема памяти, состоящая из управляющей БСП (автомата стратегии) АМ на девять состояний и управляемой МФСП Ау, имеющей девять сохраняющих вход ных сигналов (рис. 6.2).

§ Метод логического проектирования многоуровневой схемы памяти класса LM с одним общим автоматом стра тегии Рассмотрим метод логического проектирования двухуров невой схемы памяти А, состоящей из управляемой МФСП Ау, ко торая имеет две группы элементов по два БА в каждой из них и может воспринимать девять наборов сохраняющих еj () вход ных сигналов и автомат стратегии АМ (рис 6.2), что может гене рировать девять bj(T) наборов сохраняющих еj() входных сигна лов для управляемой МФСП Ау. Основа метода логического про ектирования – организация иерархических связей между управ ляемой МФСП Ау и автоматом стратегии АМ.

Взаимосвязь выходных узлов bj(T) автомата стратегии АМ с входными узлами БАj (элементов ИЛИ-НЕ) МФСП Ау осуществ ляется согласно определенным в процессе математического мо делирования наборов сохраняющих еj() входных сигналов [85].

Единичные значения наборов сохраняющих еj() входных сигна лов МФСП Ау отождествляются с соответствующими выходными узлами bj(T) автомата стратегии АМ, отражающих ее состояния.

Функциональная схема двухуровневого устройства памяти А изображенная на рис. 6.2.

Количество связей между управляемой МФСП Ау и автома том стратегии АМ определяется по формуле:

mR rc = (2 i 1) 1 = re -1 (6.9) i где і – і-тая группа БА;

m – количество групп БАі в управляемой МФСП Ау;


Ri – количество БА в i-й группе управляемой МФСП А;

re – количество наборов сохраняющих еі() входных сигна лов в МФСП Ау.

Работу двухуровневого устройства памяти (рис. 6.2) можно описать так. схема памяти может принять одновременно наборы устанавливающих х(t) входных сигналов, состоящих из двух входных сигналов: ху(t) управляемой МФСП Ау и хМ(t). автомата стратегии АМ. Сигнал хМ(t) устанавливает автомат стратегии АМ в состояние аі, а сигнал ху(t) – управляемую МФСП Ау в состояние аj. Установка в новое состояние каждой схемы памяти осуществ ляется одновременно (хотя возможно и последовательно) за вре мя перехода 2е (где е – задержка сигнала на одном БА). Выход ные сигналы появляются на выходных узлах схем памяти через время е после появления на входных узлах устойчивых устанав ливающих сигналов ху(t) и хМ(t). Таким образом, если даже уста навливающих хМ(t) входной сигнал по продолжительности ми нимальный и равен 2е, то его продолжительности достаточно для появления на выходных узлах автомата стратегии АМ (через е) набора сохраняющих еj() входных сигналов МФСП Ау еще во время действия минимального входного сигнала ху(t) (продолжи тельность которого даже равна 2е) управляемой МФСП Ау. При одновременном действии устанавливающих ху(t) входных сигна лов и сохраняющих еj() входных сигналов в МФСП Ау поглоща ется сберегающий еj() входной сигнал. Минимизация количест ва узлов набора устанавливающих входных сигналов ху(t) можно объяснить тем, что фактически только БА и одной группы МФСП Ау при запоминании устойчивых состояний должны иметь активные значения выходных сигналов, равным единице, а все выодящие сигналы БА и других групп МФСП Ау должны иметь неактивные значение, равные логическому нулю. В этом случае количество устанавливающих входных узлов можно со кратить до количества m групп МФСП Ау.

Таким образом, количество zi (і = 1, 2, 3, 4) входных сигна лов в МФСП Ау (рис. 6.2) в табл. 6.3 можно сократить до двух, а количество устанавливающих ху(t) входных сигналов – до трех:

ху1(z1= z2=1;

z3= z4=0), ху2(z1= z2=0;

z3= z4=1), ху3(z1= z2= z3= z4=1), = 1).

Рассмотрим наборы учредительных хі(t) входных сигналов двух уровневой схемы памяти в табл. 6.3.

Таблица 6. Наборы устанавливающих хі(t) входных сигналов zi x1 x2 x3 x4 x5 x6 x7 x8 x9 x10 x11 x12 x13 x14 x15 x16 x17 x z1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 z2 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 z3 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 z4 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 z5 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 z6 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 z7 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 z8 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 z9 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 z10 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 z11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 z12 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 z13 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 Устанавливающий ху3 входной сигнал является запрещен ным в детерминированном режиме работы схемы памяти Ау, по скольку он не запоминается ни при одном сохраняющем сигнале.

Сократить количество входных сигналов можно за счет объединения входных узлов z1 совместно с z2 и z3 вместе с z4.

При этом уменьшается количество входных узлов двухуровневой схемы памяти до 11.

Входные сигналы хі(t) однозначно устанавливают состояния двухуровневой схемы памяти. Состояния у двухуровневой схемы памяти состоят из состояний МФСП Ау и МФСП АМ.

Максимальное количество M max запоминаемых состояний устройств памяти зависит от количества mу используемых групп и количества re наборов сохраняющих еj() входных сигналов МФСП Ау, равным числу состояний автомата стратегии АМ, и вы числяется по формуле ( M max m y re ).

Набор сохраняющих е() входных сигналов двухуровневой схемы памяти, при котором сохраняются все его состояния, име ет одинаковое значение, равное логическому нулю на всех его входных узлах (zi=0).

Входные сигналы хі(t) и однозначно установленые объеди ненные состояния Аі двухуровневой схемы памяти приведем в табл. 6.4.

Таблица 6. Установленные объединеные состояния двухуровневой схемы памяти xі Виходные сигналы БАі Состояния Аі b1 b2 b3 b4 b5 b6 b7 b8 b9 у1 у2 у3 у x1 А 1 0 0 0 0 0 0 0 0 0 0 0 x2 А 0 1 0 0 0 0 0 0 0 0 0 1 x3 А 0 0 1 0 0 0 0 0 0 0 0 1 x4 А 0 0 0 1 0 0 0 0 0 0 0 0 x5 А 0 0 0 0 1 0 0 0 0 0 0 1 x6 0 0 0 0 0 1 0 0 0 0 0 1 1 А x7 А 0 0 0 0 0 0 1 0 0 0 0 0 x8 А 0 0 0 0 0 0 0 1 0 0 0 1 x9 А 0 0 0 0 0 0 0 0 10 0 0 1 x10 1 А 0 0 0 0 0 0 0 0 0 1 0 x11 0 А 1 0 0 0 0 0 0 0 0 1 0 x12 0 А 0 1 0 0 0 0 0 0 0 1 0 x13 0 А 0 0 1 0 0 0 0 0 1 0 0 x14 0 А 0 0 0 1 0 0 0 0 1 0 0 x15 0 А 0 0 0 0 1 0 0 0 1 0 0 x16 0 А 0 0 0 0 0 1 0 0 1 1 0 x17 0 А 0 0 0 0 0 0 1 0 1 1 0 x18 0 А 0 0 0 0 0 0 0 1 1 1 0 Детерминированный режим функционирования двухуров невого устройства памяти с быстродействием такой, как у триг гера. Количество L БАі (логических элементов – БА) на одно за поминаемое состояние по сравнению с триггером (L = 1) умень шается и для двухуровневой схемы памяти составляет L 0,7, что означает уменьшение аппаратурных затрат логических элементов на одно запоминаемое состояние. Всего двухуровневую схему памяти (рис. 6.2) можно рассматривать как БСП на 18 состояний.

Это связано с тем, что память запоминает все свои состояния при одном наборе сохраняющего е() входного сигнала. Кроме того, автомат стратегии АМ запоминает общую информацию, а руково димая МФСП Ау – частную, структуру запоминания которой можно изменять.

Двухуровневая схема памяти может осуществлять одно значные и укрупненные переходы в МФСП Ау по двум перемен ным х и е, чего не могут осуществлять триггеры. Кроме того, БСП на 18 состояний имеет 18 входных и 18 выходных узлов, а также использует 18 логических элементов. В случае двухуров невой схемы памяти используются 13 выходных и 11 входных узлов, а также используется 13 логических элементов, что значи тельно меньше, чем в БСП. Количество связей между БА (логи ческими элементами) в БСП на 18 состояний составляет 17 18 = 306, а в двухуровневой схемы памяти – 20 +8 9 = 92.

Таким образом, двухуровневая схема памяти класса LM имеет значительные преимущества, как по аппаратным, так и по функциональным характеристикам, по сравнению с БСП.

Автомат стратегии АМ в свою очередь может быть много уровневым, что позволяет снизить ограничения на базовые авто маты по количеству входных узлов (на элементы И-НЕ и/или ИЛИ-НЕ) [85].

§ Метод логического проектирования многоуровневой схемы памяти класса с автоматами стратегии для каждой группы многоуровневых схем памяти Принцип структурной организации элементарных много уровневых схем памяти класса LB с автоматами стратегии для N каждой группы МФСП заключается в их разбиении на управ ляющие и управляемые многофункциональные схемы памяти (МФСП) [72], соединенные между собой следующим образом:

БА каждой i-й группы управляемой МФСП Ау, количество qi которых больше единицы (qi 1), через входную шину, на которую подаются наборы сохраняющих еj() входных сиг налов, соединенных соответственно с выходными шинами одной отдельной МФСП Аk или БСП (K = 1, 2,..., i - 1);

устанавливающие входные и выходные шины МФСП Аi (i = 1, 2,..., N) соответственно соединены с общими входными и выходными шинами многоуровневых схем памяти.

Создания многоуровневой схемы памяти класса LB, которая N в состоянии изменять структуру запоминания состояний схем памяти и установки устойчивого состояния меньшим количест вом входных сигналов, поступающих на устанавливающую часть входных узлов схемы памяти, является целью данного параграфа.

Они используют меньшее количество выходных сигналов и меньшее количества внутренних связей между элементами схе мы, а также используют не менее двух уровней многофункцио нальных схем памяти (МФСП). Каждая из схем МФСП состоит из nj (nj 3) логических K-входовых элементов И-НЕ (ИЛИ-НЕ) с нагрузочной способностью Р1, разбитых на mK групп, где mK nj (mK JM ;

M — количество запоминаемых состояний схе m i i k мы памяти), по qj, k элементов И-НЕ (ИЛИ-НЕ), где M 1 q j, k ] log 2 1[.

j m i ik Причем выходы элементов И-НЕ (ИЛИ-НЕ), k-той группы (qk 1) МФСПj через дополнительно введены T-входовые элемен ты И (ИЛИ) с нагрузочной способностью Р2 или непосредственно и выходы элементов И-НЕ (ИЛИ -НЕ) k-той группы (qk = 1) со единены непосредственно с одним из входов элементов И-НЕ (ИЛИ-НЕ) других групп данного МФСПj. МФСПj расположены по j уровням, причем верхний уровень МФСПj содержит nj эле ментов МФСПj, разбитых не менее чем на две группы mj (j 2) nj 1 nj по qj, k элементов ( q j,k ).

mj mj Один вход каждого элемента И-НЕ (ИЛИ-НЕ) k-той группы (qj,k 1) МФСПj j-го уровня соединен с одним информационным входом j-той группы схемы памяти ШZj, а выходы элементов И НЕ (ИЛИ-НЕ) МФСПj соединены соответственно с информаци онными выходами j-той группы схемы памяти ШАj. Входы эле ментов И-НЕ (ИЛИ-НЕ) каждой k-той группы (qj,k 1) МФСПj j-го уровня соединены соответственно с выходами элементов И НЕ (ИЛИ-НЕ) k-той группы (qs,k = 1) низших МФСПs, кроме по следнего выхода, создавая связи между уровнями схемы памяти.

Общее количество М запоминаемыхх состояний много J уровневой схемы памяти вычисляется по формуле: M mi.

i Общее количество внешних связей определяется соотно шением:

Sвнеш.с. 2n. (6.10) Общее количество внутренних связей между элементами определяется соотношением:

Sвнут..с. n(n-1). (2.11) На рис. 6.3 приведена функциональная многоуровневая схема памяти класса LB.

N Вых.ША а1 а2 а МФСП & z 1 МФСП а а & & z Вх.ШZ1 а а & & z3 а Вых.ША z4 & & 4 а а z5 & & Вх.ШZ2 5 а а & z6 а z Вх.ШZ z МФСП а4 а5 а Вых.ША Рис. 6.3. Многоуровневая схема памяти класса LB.

Рис. 3.3 N Схема состоит из трех МФСПj (МФСП1, МФСП2, МФСП3), которые расположены на двух уровнях (j = 2). На верхнем уровне находится управляемая МФСП3, которая имеет четыре элемента И-НЕ (n = 4), разбить на две группы (m = 2) по два элемента (q=2) в каждой. Управляющие схемы МФСП1 и МФСП2, которые нахо дятся на первом (нижнем) уровне, предназначенные для управле ния структурой запоминания состояний в группах (q = 2) верхней схемы МФСП3 и имеют по три элемента И-НЕ (n = 3), которые разбиты на три группы (m = 3) по одному элементу (q = 1) в каж дой. МФСП1 – МФСП3 построены на десятые элементах И-НЕ.


Отличительной структурной особенностью схемы памяти, является многоуровневая память, где каждый структурный j-й уровень состоит из триггера на три состояния МФСПj, причем в триггере МФСПj соединены только входы тех элементов, кото рые принадлежат k-й группе (qj, k 1), с выходами триггеров ниж ных уровней МФСПs (s = j -1), которые предназначены для управления структурой запоминания состояний в группах (qj, k1) верхнего триггера МФСПj.

Отличительной функциональной особенностью устройства является работа управляемых схем МФСПj верхних уровней в одном из нескольких подмножеств своих состояний, определяю щих совокупность состояний схем МФСПs (s = j -1) нижных уровней. Это позволяет изменять отображение входящей и выхо дящей информации в управляемых схемах МФСПj и состояния схемы памяти меньшим количеством входных сигналов, посту пающих только на часть входных узлов устройства.

В данном случае, функциональная схема многоуровневого устройства памяти запоминает 18 состояний и имеет 8 входных и 10 выходных узлов, в сумме составляют 18 внешних узлов, меньше чем в БСП на 18 узлов (в два раза), а также 24 внутрен них связей между всеми элементами И-НЕ, что менее 12,75 раза чем имеет в триггер 18 17 = 306.

Режим функций рассматривает работу схемы памяти в двух режимах: многофункциональном (табл. 6.6) и укрупненном (табл.

6.7). Устанавливающие наборы xi входных сигналов при функ циональном режиме многоуровневого устройства представлены в табл. 6.6.

Многофункциональный режим рассматривает работу управляемой МФСПj (j = 3) верхнего уровня в различных под множествах состояний, которые запоминаются при соответст вующих состояниях МФСПs. нижних уровней. В этом режиме управляемая МФСПj функционирует в разных подмножество своих состояний в соответствии с состояниями МФСПs, способ ные изменять отображения информации входящей в выходную (табл. 6.6). Переходы в управляемой МФСПj, из одного состояния в другое одного подмножества осуществляются под влиянием наборов устанавливающих xi входных сигналов.

Укрупненный режим рассматривает изменение состояний всех МФСПj схемы под воздействием наборов устанавливающих xi входных сигналов только на входных узлах управляемых МФСПs нижных уровней. В этом режиме переходы в МФСПs нижных уровней из одного состояния в другое состояние осуще ствляется под воздействием наборов устанавливающих xi вход ных сигналов. Укрупненные переходы в МФСПj верхних уровней с одного состояния в другое осуществляются, в этом случае, под влиянием внутренних наборов сохраняющих еj входных сигна лов, поступающих из выходов МФСПs нижных уровней на опре деленные элементы i-х групп, имеющих более одного БА, МФСПj верхних уровней.

Таким образом, предложенная схема представляет собой единую многоуровневую схему памяти, которая имеет способ ность изменять отображение информации в МФСПj верхних уровней без влияния устанавливающих входных сигналов. Это происходит за счет внутренних связей между уровнями. Эта схе ма имеет меньшее число внутренних связей между элементами и может изменять состояние всего устройства меньшим количест вом входных сигналов, что в триггерах осуществлять принципи ально невозможно.

Таблица 6. Наборы устанавливающих входных сигналов Наборы Значения Значения Состояния входных входных выходных схемы сигналов xi узлов ai Ai узлов zi xi z1 z2 z3 z4 z5 z6 z7 z8 a1 a2 a3 a4 a5 a6 a7 a8 a9 a10 Ai x0 A 00000000 111111 11 x1 A 10010010 011011 10 x2 A 10010001 011011 11 x3 A 10001010 0 1 1 1 01 1 0 1 x4 A 10001001 011101 11 x5 A 10000110 011110 10 x6 A 10000101 011110 11 x7 A 01010010 101011 01 x8 A 01010001 101011 11 x9 A 01001010 101101 01 x10 A 01001001 101101 11 x11 A 01000110 101110 01 x12 A 01000101 101110 11 x13 A 00110010 110011 00 x14 A 00110001 110011 11 x15 A 00101010 110101 00 x16 A 00101001 110101 11 x17 A 00100110 110110 00 x18 A 00100101 110110 11 Таблица 2. Укрупненые переходы в многоуроаневой схеме памяти Значения Объединеные состояния схемы памяти Ai входных узлов zi z1 z2 z3 z4 z5 z6 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A2 A1 A A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A4 A3 A A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A6 A5 A A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A8 A7 A A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A10 A9 A A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A12 A11 A A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A14 A13 A A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A16 A15 A A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A18 A17 A § Анализ работы многоуровневой схемы памяти с помо щью имитационного моделирования Для исследования многоуровневой схемы памяти класса L, что символьной языке описывается как 1b, 22, 111, 111,, 1c B N на элементах И-НЕ, с помощью Multisim осуществляется сле дующим образом: сначала необходимо начертить функциональ ную схему памяти и подключить к ней Word Generator (Генератор Слов), Logic Analyzer (Логический анализатор) (рис. 6.4).

Для большей наглядности и убедительности правильности функционирования двухуровневой схемы памяти класса LB, N формируем тесты входные слова р(T), состоящие из элементар ных наборов устанавливающих хі(t) входных сигналов (табл. 6.7) и одного набора сохраняющего е() входного сигнала, который имеет на всех входящих узлах zi значение 1. Были проведены ис следования с помощью имитационного моделирования (Multisim 9) с помощью моделей элементов И-НЕ (рис. 6.4).

Рис. 6.4. Исследование многоуровневой схемы памяти Строим тесты входных слов р = х, е для проверки работы построенной функциональной схемы в Word Generator XWG (Генератор слов).

Анализ работы схемы памяти на элементах И-НЕ с помо щью программы имитационного моделирования "NI Multisim 9" осуществляется так:

Запускаем программу "NI Multisim9" на ПК.

С помощью меню "Place Misc Digital" вызываем на рабочее поле необходимые логические элементы и строим функцио нальную схему;

Проводим исследования схемы виртуальными приборами Multisim 9 – Word Generator (Генератор Слов), в котором Таблица 6. Тестовые сигналы Структурные входные сигналы Устано- Состоя ния вочные Структурные выходные сигналы МУСП входные Номер вых.

сигналы Таблица 6. размещаем разработанные тесты (табл. 6.7);

Logic Analyzer (Ло гический анализатор), на котором освещаются диаграммы вход ных и выходных сигналов (рис. 6.5).

Анализ работы схемы памяти на элементах И-НЕ с помо щью программы имитационного моделирования "NI Multisim 9" осуществляется на Logic Analyzer (Логический анализатор) (рис. 6.5).

Рис. 6.5. Анализ работы схемы памяти На рис. 6.5 показан вид с генератором слов и логическим анализатором после выполнения пошаговой последовательности наборов устанавливающих x(t) входных сигналов и набора сохра няющего е() входного сигнала после выполнения 18 тестов. Ис следования показали убедительность использования элементар ных р(Т) входных слов (см. табл. 6.7), что правильно функциони ровали в детерминированном режиме.

Таким образом, рассмотрена методология определения де терминированных входных слов элементарных многоуровневых схем памяти и проверка работы этих схем памяти с помощью программы имитационного моделирования Electronics Workbench (MultiSim 9) [36] убедительно доказала их работоспособность.

ГЛАВА СРАВНЕНИЕ ПАКРАМЕТРОВ БАЗОВЫХ ЭЛЕМЕН ТАРНЫХ СХЕМ ПАМЯТИ На базе триггера RS-типа построено достаточно большое количество триггеров. На основе построения МФСП и МУСП тоже можно построить множество разнообразных схем с различ ными параметрами. Для лучшего их понимания в данной главе рассмотрим классификацию базовых схем памяти и сравним их параметры, что позволит более осмысленно их применять при разработке компьютерных систем.

§ Классификация базовых схем памяти В связи с разработкой большого количества асинхронных базовых схем памяти приведем их классификацию (рис. 7.1).

Асинхронные базовые схемы памя ти МФСП МУСП Триггеры RS-типа МСП Класса L Однофазные Класса LN Класса LM Класса LB Многофазные N Рис. 7.1. Классификация базовых схем памяти Наиболее общим случаем асинхронных базовых схем па мяти является базовая схема памяти МУСП, состоящая из МФСП и однофазных МСП. МФСП является в свою очередь более об щим случаем по отношению к однофазным МСП, отдельным (ми нимальным) случаем которых является схема асинхронного триг гера RS-типа. Обобщение базовых схем памяти представлено на рис. 7.2.

МУСП – базовая многоуровневая схема памяти МФСП – базовая многофукциональная схема памяти БСП – базовая многостабильная схема памяти Одноступенчатый триггер RS-типу Рис. 7.2. Обобщенная классификация схем памяти В связи с тем, что МУСП запоминает все свои состояния при одном наборе сохраняющего е() входного сигнала, как МСП, то целесообразно их сравнивать и характеризовать одним рядом параметров:

количеством логических элементов нужных для построения схем памяти, которые запоминают определенное количество М состояний схемы памяти;

рабочей частотой переключения (Fp);

максимальной возможностью нагрузки по выходам (nQ);

количеством внутренних связей (Sвнут.с);

количеством внешних связей (Sвнеш.с);

количеством элементов на одно состояние (L);

функциональные возможности схем памяти.

§ Сравнение параметров схем памяти § 1 Определение количества логических элементов не обходимых для построения схемы памяти Однофазная МСП, запоминающая М состояний, должна состоять из М-входових логических элементов ИЛИ-НЕ (И-НЕ) с нагрузочной способностью М (рис. 6.1).

МУСП класса LB, которые запоминают М состояний при N N = 2 и B = 2, должна состоять из K-входовых логических эле ментов ИЛИ-НЕ (И-НЕ) с нагрузочной способностью P1 (см.

рис. 6.3).

Сравним МСП и МУСП, которые запоминают 18 состоя ний:

количество логических элементов ИЛИ-НЕ (И-НЕ) в МСП используется 18;

количество логических элементов ИЛИ-НЕ (И-НЕ) в МУСП используется 10.

Таким образом, МУСП в 0,56 раз меньше использует логи ческих элементов ИЛИ-НЕ (И-НЕ) при запоминании 18 состоя ний. При увеличении запоминаемых состояний разница в исполь зовании логических элементов растет, а отношения между МУСП и МСП уменьшается и становится менее 0,36.

§ 2 Определение максимально возможной нагрузки по выходам схем памяти Однофазная МСП, запоминающая М состояний, должна состоять из М-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют максимально возможную нагруженность по вы ходам схем памяти 1, при возможности логических элементов ИЛИ-НЕ (И-НЕ) иметь нагруженность М. При М = 18 nQ = 1 (см.

рис. 6.1).

МУСП класса LB, которая запоминает М состояний при N N = 2 и B=2, должна состоять из K-входових логических элемен тов ИЛИ-НЕ (И-НЕ) с нагрузочной способностью М. В этом слу чае nQ = М-3 = 15 (рис. 6.3).

Сравнивая МСП и МУСП, которые запоминают 18 состоя ний, с нагрузочной способностью по выходам схем памяти:

количество nQ в МСП с нагрузочной способностью по выхо дам равной 1;

количество nQ в МУСП с нагрузочной способностью по вы ходам равно 15.

Таким образом, в МУСП на 14 выходов больше можно подключать логических элементов ИЛИ-НЕ (И-НЕ) чем при МСП.

§ 3 Определение количества внутренних связей схем памяти Однофазная МСП, запоминающая М состояний, должна состоять из М-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество внутренних связей Sвнут.с = М (М -1) = 18 17 = 306 (рис. 6.1).

МУСП класса LB, запоминающая М состояний при N = 2 и N B = 2, должна состоять из K-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество внутренних связей С = 24 (рис. 6.3).

Сравним МСП и МУСП, которые запоминают 18 состоя ний, число Sвнут.с внутренних связей схем памяти:

количество Sвнут.с в МСП внутренних связей равна 306;

количество Sвнут.с в МУСП внутренних связей равна 24.

Таким образом, МУСП имеет в 12,75 раз меньше количест во Sвнут.с внутренних связей, чем при МСП.

§ 4 Определение количества внешних связей схем памяти Однофазная МСП, запоминающая М состояний, должна состоять из М-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество внешних связей Sвнеш.с = М + М = 18 + 18 = 36 (рис. 6.1).

МУСП класса LB, запоминающая М состояний при N = 2 и N B = 2, должна состоять из K-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество внешних связей Sвнеш.с= 18 (рис. 6.3).

Сравним МСП и МУСП, которые запоминают 18 состоя ний, количество Sвнеш.с внешних связей схем памяти:

количество Sвнеш.с в МСП внешних связей равна 36;

количество Sвнеш.с в МУСП внешних связей равна 18.

Таким образом, МУСП имеет в 2 раза меньше количество Sвнеш.с внешних связей, чем при МСП.

§ Определение количества элементов на одно состояние схемы памяти Однофазная МСП, запоминающая М состояний, должна состоять из М-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество элементов на одно состояние L = (рис. 6.1).

МУСП класса LB, запоминающая М состояний при N = 2 и N B = 2, должна состоять из K-входових логических элементов ИЛИ-НЕ (И-НЕ), которые имеют количество элементов на одно состояние L = 0,56 (рис. 6.3).

Сравним МСП и МУСП, которые запоминают 18 состоя ний, количество элементов на одно состояние L схем памяти:

количество L в БСП равно 1;

количество L в МУСП равно 0,56.

Таким образом, МУСП имеет примерно в 1,78 раз меньше количество L элементов на одно состояние, чем МСП.

§ Сравнение рабочей частоты переключения и функ циональных возможностей схем памяти Рабочая частота Fp МУСП по сравнению с МСП одинакова, как это рассматривалось ранее, но при использовании вместо МФСП класса L МФСП класса LN, чтобы уменьшить количество внутренних связей схемы памяти, то рабочая частота переключе ния снижается в 1,5 раза.

Функциональные возможности МУСП по сравнению с МСП имеют преимущество в том, что они способны в процессе работы за один машинный такт перестраивать структуру запоми нания состояний МФСП в МУСП. Эти дополнительные функ циональные возможности МУСП позволяют одновременно обра батывать общую (управляющую информацию в автомате страте гии) и отдельную (в МФСП), что принципиально невозможно де лать в МСП (триггерах).

Сравним данные схем памяти в табличном виде (табл. 7.1).

Таблица 7. Параметры базовых схем памяти, запоминающие 18 со стояний Параметры Однофазная БСП МУСП класса LB N Fp 12,5 МГц 12,5 МГц nQ 1 Sвнут.с 306 Sвнеш.с 36 L 1 0, ГЛАВА МЕТОДЫ ПОСТРОЕНИЕ РЕКОНФИГУРИРУЕМЫХ УСТРОЙСТВ КОМПЬЮТЕРНЫХ СИСТЕМ НА ЭЛЕМЕНТАХ МНОГОУРОВНЕВОЙ ПАМЯТИ Разработка методов синтеза элементарных многофунк циональных схем памяти [79] и на их основе методов синтеза элементарных многоуровневых схем памяти [77–78] дало воз можность рассмотреть методы синтеза реконфигурируемых уст ройств компьютерных систем с использованием «элементного»

уровня реконфигурируемых схем памяти (МФСП и МУСП). Ис пользование МФСП и МУСП при построении рекон фигурируемых устройств компьютерных систем позволяет сде лать более комплексный подход, который частично упрощает ме тодику построения реконфигурируемых устройств, не требует специаль-ных устройств для перестройки алгоритмов функцио нирования и повышает скорость обработки иерархической ин формации в ходе перестройки ее обработки.

Повышение быстродействия обработки иерархической ин формации объясняется тем, что для перестройки реконфигури руемых устройств компьютерных систем с памятью на триггерах, построенных на «автоматной» уровне, нужен дополнительный машинный такт для перестройки обработки информации [8-9;

18;

26;

28–29;

37;

97;

129-130]. При использовании в качестве эле ментарной памяти МУСП – это ненужно [57–58;

77–78].

Значительное место в данной главе уделено разработке принципов и методов проектирования типовых, реконфигури руемых устройств компьютерных систем на «элементном» уров не, что позволяет запоминать одновременно общую и частную информацию и, тем самым, ликвидировать потребность в допол нительном машинном такте Т для их перестройки.

§ 8.1. Методы построения реконфигурируемых регист ров на многоуровневых схемах памяти Регистр - это узел, обеспечивающий прием, хранение и выдачу информации, а также выполнение ряда логических опера ций над информацией, хранящейся в регистре. По основному функциональному назначению различают регистры памяти и ре гистры сдвига. Кроме этих основных функций в регистрах можно выполнять операции преобразования прямого кода в обратный и наоборот, а также поразрядной операции конъюнкции и добавле ния по модулю (mod) 2. В литературе регистры памяти встреча ются под названием статических регистров на триггерах [11;

27;

110].

Основное назначение: параллельный прием многоразряд ных кодов (слов) и хранение их в течение нужного времени. В современных компьютерах (например, Pentium) широко приме няют такие регистры, как: 32-разрядные регистры, регистры об щего назначения (РОН), регистры с плавающей запятой (РПЗ), сверхоперативного запоминающего устройства (СОЗП), регистры результатов и данных, входные регистры, буферные регистры, информационные регистры, регистры чисел, регистры байтовых и тетрадных переносов арифметико-логических устройств (АЛУ) процессоров, регистры адреса основной оперативной памяти (ООП) и т.д. [110].

Информационные сигналы х МУСП могут быть тактичные сигналом. При отсутствии сигнала на входных узлах МУСП подается только один сберегающий е() входной сигнал.

МУСП, что тактированные одним сигналом, назовем од ноступенчатый. Входные узлы всех устанавливающих шин МУСП могут быть реализованы как схемы конъюнкции сигнала и входного сигнала х. В МУСП устанавливающие входные сигна лы шин каждой группы логических элементов МФСП можно со единить в один узел, что снижает число устанавливающих x(t) входных сигналов и число входных узлов.

Общие принципы построения регистров приема и переда чи слов информации без предварительной установки МУСП в определенное исходное состояние имеют запись нужного слова на каждом уровне памяти МУСП. Входные сигналы входного слова МУСП существуют двух типов: входные сигналы x(zу) управляемой МФСП Аy и входные сигналы x(zМ) МФСП автомата стратегии АМ При этом, входное слово МУСП может иметь пря мое или инверсное значение каждого уровня і-го разряда регист ра. На входные узлы МУСП можно подавать вместе с информа ционным сигналом z и тактичный сигнал.

Выходные сигналы МУСП также существуют двух типов:

выходные сигналы уу управляемой МФСП Ау и выходные сигна лы уМ МФСП автомата стратегии АМ, управляющий изменением структуры запоминания состояний МФСП Ау.

Таким образом, МУСП может функционировать как авто мат второго рода, имея переход в такте t из одного состояния в другое, выдавая выходной сигнал у(Т), или как автомат третьего рода, имея переход в такте из одного состояния в другое и вы давая выходной сигнал у().

При осуществлении переходов в МУСП (как элементарно го автомата второго рода) можно использовать два режима: одно значный переход всех МФСП многоуровневой памяти под влия нием наборов устанавливающих xі(t) входных сигналов из одного состояния в другое или переход МФСП Ау (при неизменном со стоянии автомата стратегии АМ) только из одного состояния в другое в определенном блоке j состояний под влиянием наборов устанавливающих xу(t) входных сигналов.



Pages:     | 1 |   ...   | 2 | 3 || 5 | 6 |
 





 
© 2013 www.libed.ru - «Бесплатная библиотека научно-практических конференций»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.