авторефераты диссертаций БЕСПЛАТНАЯ БИБЛИОТЕКА РОССИИ

КОНФЕРЕНЦИИ, КНИГИ, ПОСОБИЯ, НАУЧНЫЕ ИЗДАНИЯ

<< ГЛАВНАЯ
АГРОИНЖЕНЕРИЯ
АСТРОНОМИЯ
БЕЗОПАСНОСТЬ
БИОЛОГИЯ
ЗЕМЛЯ
ИНФОРМАТИКА
ИСКУССТВОВЕДЕНИЕ
ИСТОРИЯ
КУЛЬТУРОЛОГИЯ
МАШИНОСТРОЕНИЕ
МЕДИЦИНА
МЕТАЛЛУРГИЯ
МЕХАНИКА
ПЕДАГОГИКА
ПОЛИТИКА
ПРИБОРОСТРОЕНИЕ
ПРОДОВОЛЬСТВИЕ
ПСИХОЛОГИЯ
РАДИОТЕХНИКА
СЕЛЬСКОЕ ХОЗЯЙСТВО
СОЦИОЛОГИЯ
СТРОИТЕЛЬСТВО
ТЕХНИЧЕСКИЕ НАУКИ
ТРАНСПОРТ
ФАРМАЦЕВТИКА
ФИЗИКА
ФИЗИОЛОГИЯ
ФИЛОЛОГИЯ
ФИЛОСОФИЯ
ХИМИЯ
ЭКОНОМИКА
ЭЛЕКТРОТЕХНИКА
ЭНЕРГЕТИКА
ЮРИСПРУДЕНЦИЯ
ЯЗЫКОЗНАНИЕ
РАЗНОЕ
КОНТАКТЫ


Pages:     | 1 |   ...   | 4 | 5 || 7 |

«Л. Ф. МАРАХОВСКИЙ ОСНОВЫ НОВОЙ ИНФОРМАЦИОННОЙ ТЕХНОЛОГИИ Фундаментальные основы построения реконфигурируемых устройств компьютерных систем и ...»

-- [ Страница 6 ] --

Теоретическим обоснованием канонического метода синтеза автоматов 1-го, 2-го и 3-го рода, функционирующих в автоматном непрерывном време ни, является расширенная теорема о структурной полноте. Эта теорема по зволяет строить многофункциональные автоматы 1-го и 2-го рода, имеющие переходы во время такта t, и автоматы 3-го рода, имеющие укрупненные пе реходы при внутреннего такта и функционирующие в автоматном непре рывном времени Т [64].

7.5.2. Методы построения реконфигурированных счетчиков на многоуровневых схемах памяти Счетчик - это автомат, выполняющий по определенным правилам под счет входных сигналов (импульсов), который формирует и запоминает ре зультат подсчета в некотором коде [17;

125].

Важной характеристикой счетчика является коэффициент K пересчета (модуль, период) счетчика – максимальное количество входных сигналов, ко торые может подсчитать счетчик.

Рассмотрим счетчики на многоуровневых устройствах памяти. Они мо гут осуществлять укрупненный переход во внутреннем такте автоматного непрерывного времени Т. На основе расширенной теоремы о структурной полноте можно строить счетчики, а также любые дискретные устройства, ко торые, кроме перехода в такте t, имеют еще переходы во время внутреннего такта автоматного непрерывного времени Т [64].

Рассмотрим метод структурного синтеза счетчика по модулю 18 с мно гофункциональной системой организации памяти, который имеет возмож ность функционировать как автоматы Мараховского 2-го и 3-го рода.

В каждый момент времени Т, равный машинному такту, автомат может принимать элементарное входное слово р(Т), состоящее из входных сигналов x(t) и e(), совершая переходы из состояния ai ( – 1) в состояние ak () и вы давая выходные сигналы yL Y.

Закон функционирования детерминированного абстрактного автомата Мараховского 2-го рода описывается уравнениями (2.15) [64]:

В детерминированном абстрактном автомате Мараховского 2-го рода функция 0 (а( – 1), х(t)) однозначно переводит МФСП из предыдущего со стояния а( – 1) под влиянием устанавливающего х(t) входного сигнала в оп ределенное состояние а(t), а функция е (а(t), е()) под влиянием сохраняю щего е() входного сигнала запоминает установленное состояние а(t) в про межутке автоматного непрерывного времени Т. Функция 2(а(t), а()) вы дает сдвинутый выходной сигнал у L (T ), как это осуществляется в односту пенчатом RS-триггере [125].

Закон функционирования детерминированного абстрактного автомата Мараховского 3-го рода описывается уравнениями (2.16) [64]:

В детерминированном абстрактном автомате Мараховского 3-го рода функция 0 (а( – 1), х(t)), как и в автомате 2-го рода, однозначно переводит МФСП из предыдущего состояния а( – 1) под влиянием устанавливающего х(t)) входного сигнала в определенное состояние а(t), а функция у (а(t), е()) под влиянием сохраняющего е() входного сигнала осуществляет укрупнен ный переход из состояния а(t) в определенное состояние а() Функция 3(а(), е()) осуществляет выдачу сдвинутого выходного сигнала у L ().

Характерным свойством детерминированных абстрактных автоматов Мараховского 2-го рода является область допустимых информационных х(t) X входных сигналов, способных перевести автомат в состояние a(t) j, который хранится под воздействием входных сигналов еj() E, и, таким образом, установить однозначное состояние as(Т) автомата. Входные сигналы хі(t), способные перевести автомат в состояние ak(t), которое не сохраняется при последующим воздействием входных сигналов еj() E, создают об ласть запрещенных входных слов рk(Т) в детерминированных автоматах Ма раховского 2-го рода.

В детерминированных автоматах Мараховского 3-го рода область допус тимых входных слов расширяется за счет использования укрупненных пере ходов, устанавливающих новое однозначное состояние as() автомата. Для детерминированных автоматов существует один запрещенный входной сиг нал хр(t), устанавливающий однозначное состояние aр(t) автомата, который не запоминается ни при одном входном сигнале еj() E.

Установлением закона функционирования заканчивается определение абстрактного автомата.

В качестве памяти счетчика можно выбрать многоуровневую схему па мяти класса LB, изображенную на рис. 7.8. Эта многоуровневая схема содер N жит МФСП и два триггера на три состояния (автоматов стратегии для каждой группы МФСП). Анализ многоуровневой схемы памяти (рис. 5.3), рассмот ренного в табл. 5.5, показал, что из 18-ти устанавливающих наборов хі (t) входных сигналов, которые осуществляют однозначные переходы схемы па мяти в соответствующие состояния аі (і= 1, 2, …, 18), а табл. 5.8 – укрупнен ные переходы, которые характеризуют автомат Мараховского 3-го рода и осуществляются под воздействием сохраняющих е() входных сигналов.

Строим двухступенчатую схему на МУСП класса LB, в которой вторая N ступень применяется в качестве задержки выходного сигнала, необходимого для надежной работы счетчика, как это осуществляется на двухступенчатых триггерах [17;

125]. Сначала рассмотрим систему синхронных сигналов (рис. 7.4), которая чаще всего используется в схемах автоматов.

Машинный такт Т, который отражает промежуток времени от появления одного такта 1 до появления следующего, состоит из двух промежутков вре мени t и. Промежуток времени между двумя синхросигналами 1 и 2 обо значен символом 0, а промежуток времени от начала тактового сигнала 1 до начала тактового сигнала 2 обозначено символом Т0. Это очень важно понять для надежного функционирования двухступенчатой МУСП, что за время Т переходные процессы в первой ступени МУСП должны закончиться для то го, чтобы выходные сигналы ее были устойчивые перед появлением такта 2.

Двухступенчатую схему памяти счетчика на МУСП класса LB изобразим N на рис. 7.11. Каждая ступень МУСП синхронизируется сигналом i (i = 1, 2).

Алгоритм работы счетчика (рис. 7.12), который рассматривается как ав томат Мараховского 2-го рода, состоит в том, что переходы в МФСП (верх него уровня) МУСП осуществляются в одном блоке j состояний при неиз менных устойчивых состояниях автоматов стратегии (триггеров на три со стояния низших уровней), как в младшем разряде счетчика.

Для изменения структуры запоминания состояний в МФСП нужно сде лать новый переход в триггерах стратегии. МФСП может изменять алгоритм своей работы в данной схеме МУСП девять раз, работая как триггер RS-типа.

Один из триггеров стратегии можно принять за второй разряд счетчика, пе реход которого зависит от одного состояния МФСП (например, когда на ис ходном узле счетчике y8 значение сигнала будет активным, т.е. равное 0).

Другой из триггеров стратегии тогда принимаем за третий разряд счетчика, переход которого зависит от того же самого состояния МФСП (y8 = 0) и от состояния второго разряда счетчика (например, когда на выходном узле счетчике y6 значение сигнала будет активным, т.е. равное 0).

Таким образом, МФСП работает как одно из девяти двухступенчатых Т триггеров, изменяя свое состояние каждый раз на противоположный под воз действием тактов 1 и 2 в период машинного такта Т (рис. 7.11) при режимах Y1 и Y2 реверсивного счетчика по алгоритму (рис. 7.12). Для этого выходные узлы МФСП соединяются так: y8 соединяются с входным узлом z7, а y7 - с входным узлом z8.

Второй разряд счетчика (триггер на три состояния) под воздействием переноса из младшего разряда счетчика и режима сдвига вправо Y1 осущест вляет переход из аi в следующее состояние аi+1, а при режиме сдвига влево Y осуществляет переход из аi в предыдущее состояние аi-1.

Для осуществления таких действий на входных узлах второго разряда счетчика используется элемент И-ИЛИ-НЕ.

На одну схему И, кроме сигнала 1, подаются еще входные сигналы ре жима Y1 или Y2 и выходной сигнал с узла y8. При режиме Y1 выходной узел y соединяются с входным узлом z5, y5 - с входным узлом z6, y6 - с входным уз лом z4. При режиме Y2 выходной узел y4 соединяются с входным узлом z6, y5 с входным узлом z4, y6 - с входным узлом z5. Для построения таких действий на входных узлах третьего разряда счетчика используется также элемент И ИЛИ-НЕ.

y3 y6 y8 & y2 y4 y7 & y3 & y2 & & z1 y y1 y6 y8 & y3 y4 y7 & z y y1 & & & z y3 y & & & БРСП на 18 станів ІІ ступеня y2 y6 y8 & БРСП на 18 станів 1 ступеня & z4 y y1 y4 y & & y2 & z5 y y1 & & & z6 y & y6 y8 & & y5 y7 & z y3 y6 & & y & y3 y5 & z y4 y8 & & & y6 y7 & y3 y4 & & y & y3 y & & & y5 y8 & y4 y7 & y3 y5 & y3 y4 ст & ст y8 & y8 & y3 y6 y8 & y1 y4 y8 & y7 & y7 & y3 y6 y8 & y1 y4 y8 Рис. 7.11. Схема реверсивного & счетчика на МУСП класса LB N Y4Y3Y2Y1 На одну схему И подаем, кроме сигнала 1, входные сигналы режима Y или Y2 и выходной сигнал с узла y8 и y6. При режиме Y1 выходной узел y1 со единяется с входным узлом z2, y2 - с входным узлом z3, y3 - с входным узлом z1. При режиме Y2 выходной узел y1 соединяется с входным узлом z3, y2 - с входным узлом z1, y3 - с входным узлом z2.

Третий разряд счетчика под воздействием переноса из младшего и вто рого разрядов счетчика и режима сдвига вправо Y1 осуществляет переход (аналогично второму разряду счетчика) с аi в следующее состояние аi + 1, а при режиме сдвига влево Y2 осуществляет переход из аi в предыдущее со стояние аi - 1.

Алгоритм работы счетчика, который рассматривается как автомат Мара ховского 3-го рода, состоит в том, что переходы в автоматах стратегии низ ких уровней за счет внутренней многофункциональной системы организации памяти многоуровневого устройства осуществляют укрупненные переходы в МФСП верхних уровней.

Для этого триггер автомата стратегии выбирается, как младший разряд счетчика, другой триггер автомата стратегии выбирается как второй разряд счетчика, а МФСП - как третий разряд счетчика. При этом можно использо вать два режима Y3, который используется для сдвига вправо и Y4, который используется для сдвига влево.

Как видим из алгоритма работы счетчика (рис. 7.13), как автомата 3-го рода, переходы в этом случае осуществляются в другие состояния счетчика то, что они осуществляются как укрупненные. Построение связей в триггерах и МФСП осуществляется как в счетчике 2-го рода, но в младшем разряде они зависят только от режимов работы Y3 и Y4 и синхроимпульсов 1 и 2. Во вто ром разряде счетчика (другом триггере) переходы из одного состояния в дру гое зависят от режимов работы Y3 и Y4, синхроимпульсов 1 и 2 и выходного сигнала y3 младшего разряда счетчика.

Переходы в МФСП из одного состояния в другое зависят от режимов ра боты Y3 и Y4, синхроимпульсов 1 и 2, выходного сигнала y3 младшего разря да счетчика и выходного сигнала y6 второго разряда счетчика.

Y Y2 Y2 Y А1 А2 А3 А4 А Y1 Y1 Y Y Y Y Y2 Y Y А9 А8 А7 А Y Y1 Y Y Y Y Y2 Y Y А10 А11 А12 А Y1 Y1 Y Y Y1 Y Y2 Y2 Y2 Y А А18 А16 А15 А Y1 Y1 Y1 Y Рис. 7.12. Алгоритм работы счетчика как автомата 2-го рода В младшем разряде счетчика при режиме Y3 выходной узел y1 соединяет ся с входным узлом z2, y2 - с входным узлом z3, y3 - с входным узлом z1. При режиме Y4 выходной узел y1 соединяется с входным узлом z3, y2 - с входным узлом z1, y3 - с входным узлом z2. Переход этого разряда зависит только от синхроимпульсов.

Второй разряд счетчика (триггер на три состояния) под воздействием переноса из младшего разряда счетчика и режима сдвига вправо Y3 осущест вляет переход из аi в следующее состояние аi + 1, а при режиме сдвига влево Y осуществляет переход из аi в предыдущее состояние аi (рис. 7.13). Для - осуществления таких действий на входных узлах второго разряда счетчика используется элемент И-ИЛИ-НЕ. На одну схему И подаем, кроме синхро импульса 1, входные сигналы режима Y3 или Y4 и выходного сигнала с узла y3 младшего разряда счетчика. При режиме Y3 выходной узел y4 соединяется с входным узлом z5, y5 - с входным узлом z6, y6 - с входным узлом z4. При ре жиме Y4 выходной узел y4 соединяется с входным узлом z6, y5 - с входным уз лом z4, y6 - с входным узлом z5. Для осуществления таких действий на вход ных узлах третьего разряда счетчика используется также элемент И-ИЛИ-НЕ.

На одну схему И подаем, кроме синхроимпульса 1, входные сигналы режима Y3 или Y4 и выходной сигнал с узла y3 и y6.

Объединенные состояния двухуровневого устройства памяти имеют ак тивные выходные сигналы только в трех выходных узлах. Представим эти активные выходные сигналы в табл. 7.2.

Состояния МФСП верхнего уровня характеризуются тем, что только в одной группе значение активного структурного выходного сигнала уі равно нулю. Состояние памяти счетчика характеризуется набором состояний МФСП верхнего уровня и автоматов стратегии (табл. 7.2).

Схему счетчика, реализованного на двухступенчатом устройстве памяти, который имеет возможность осуществлять различные режимы Yi (Y1 - Y4) ра боты по модулю 18, изображена на рис. 7.11.

Схема счетчика строится традиционно. Двухступенчатая МФСП верхне го уровня строится как триггер Т-типа, который считается по модулю 2, а ав томаты стратегии как счетчики по модулю 3.

При появлении синхросигнала 1 значение первой ступени счетчика из меняется в соответствии с режимом работы Yi (Y1 - Y4) и соответствующего алгоритма работы (рис. 7.12). При появлении устойчивых выходных сигна лов на выходных узлах первой ступени счетчика и синхросигнала 2 значения первой ступени счетчика перезаписывается во вторую ступень счетчика.

Функции возбуждения входных сигналов, поступающие на входные узлы zi (i = 1, 2,..., 8), в соответствии алгоритмов (рис. 8.12 - 8.13) реверсивного счетчика на МУСП представим в виде определенных уравнений, которые от ражают их зависимость от режимов Yi (Y1 - Y4), синхросигнала 1 и выходных сигналов ys (i = 1, 2,..., 8).

z1 = Y11y3y6y8 Y21y2y4y7 Y31y3 Y41y2;

z2 = Y11y1y6y8 Y21y3y4y7 Y31y1 Y41y3;

z3 = Y11y2y6y8 Y21y1y4y7 Y31y2 Y41y1;

z4 = Y11y6y8 Y21y5y7 Y31 y3y6 Y41 y3y5;

z5 = Y11y4y8 Y21y6y7 Y31 y3y4 Y41 y3y6;

z6 = Y11y5y8 Y21y4y7 Y31 y3y5 Y41 y3y4;

z7 = Y11y8 Y21y8 Y31 y3y6y8 Y41 y1y4y8;

z8 = Y11y7 Y21y7 Y31 y3y6y7 Y41 y1y4y7.

Эти новые функциональные возможности укрупненных переходов мож но использовать и в устройства управления на многоуровневых схемах памя ти.

Таким образом, наглядно видно, что реверсивный счетчик на МУСП может иметь четыре режима работы, превышающий функциональные воз можности реверсивных счетчиков на триггерах, которые имеют только два режима.

Эти новые функциональные возможности укрупненных переходов мож но использовать и в устройства управления на многоуровневых схемах памя ти.

Y Y4 Y4 Y А1 А7 А13 А3 А Y3 Y3 Y Y Y Y Y4 Y Y А17 А11 А5 А Y Y3 Y Y Y Y Y4 Y Y А2 А8 А14 А Y3 Y3 Y Y Y3 Y Y4 Y4 Y4 Y А А18 А6 А16 А Y3 Y3 Y3 Y Рис. 7.13. Алгоритм работы счетчика как автомата 3-го рода Таблица 7. Выходные сигналы второй ступени состояний счетчика xі z1 z2 z3 z4 z5 z6 z7 z8 Выходные сигналы yі Состояния Аі x1 А 01 10 110 1 у1 у4 у x2 А 01 10 111 0 у1 у4 у x3 А 01 11 010 1 у1 у5 у x4 А 01 11 011 0 у1 у5 у x5 А 01 11 100 1 у1 у6 у x6 01 11 101 0 у1 у6 у8 А x7 А 10 10 110 1 у2 у4 у x8 А 10 10 111 0 у2 у4 у x9 А 10 11 010 1 у2 у5 у x10 1 0 А 11 011 0 у2 у5 у x11 1 0 А 11 100 1 у2 у6 у x12 1 0 А 11 101 0 у2 у6 у x13 1 1 А 00 110 1 у3 у4 у x14 1 1 А 00 111 0 у3 у4 у x15 1 1 А 01 010 1 у3 у5 у x16 1 1 А 01 011 0 у3 у5 у x17 1 1 А 01 100 1 у3 у6 у x18 1 1 А 01 101 0 у3 у6 у 7.6. Методы построения реконфигурированного устройства управления на многоуровневых схемах памяти Устройство управления (УУ) в современных компьютерах является ча стью центрального устройства обработки информации (процессора), предна значенного для автоматического управления вычислительным процессом, который обеспечивает координацию работы всех устройств компьютера, с помощью синхронизирующих и управляющих сигналов, которые вырабаты ваются в процессе выполнения программы [125]. Устройства управления со временных компьютеров отличаются использованием новых и усовершенст вованием известных ранее принципов организации компьютеров. Наиболее широко известным для выполнения УУ в интегральных компонентах процес соров является УУ с матричной структурой Уилкса-Стринджера и с исполь зованием регистров на триггерах, схема микропрограммного управления с двумя матрицами. Эта схема была использована в модели 45 системы Spectra 70 фирмы RCA, системы 360 и в многих других [125]. Недостатком этих структурных схем УУ с матричной структурой является то, что из-за реали зации памяти на триггерах в регистровых структурах реализуется только по следовательная обработка частной и общей информации.

Устройство управления с матричной структурой на МУСП использует регистр стратегии АМ, выходы которого соединены с сохраняющими входа ми регистра А1 и входом элемента И-НЕ, на второй вход которого поступает у синхросигнал 2. Выходы регистра А1 соединены с входом второго элемента у И-НЕ, на другой вход которого поступает синхросигнал 2. Выходы двух элементов И-НЕ соединены соответственно с входными узлами регистра стратегии АМ и управляемого регистра Ау2. Выходы регистра АМ соединены 1 с сохраняющими входами регистра Ау2 и входными узлами дешифратора DCM, на входных шинах которого поступает синхросигнал 1. На выходных шинах дешифратора DCM создается матрица М, выходы которой соединены с входными узлами регистра стратегии АМ. Выходы регистра Ау2 и выходные шины дешифратора DCM соединены с входными узлами дешифраторов DCі (і = 1, …, n), на выходных шинах которых созданы матрица Сі микрокоманд и матрица Sі переходов, выходы которых соединенные с выходными узлами регистра А1. Другие входные узлы регистров АМ и А1 соединены через эле у у менты И-НЕ с узлами входной шины ВхШД и входом синхросигнала (рис. 7.14) Конструктивно УУ построен на МУСП отличается от УУ построенных на триггерах, потому что УУ на МУСП (рис. 7.14) сохраняет общую инфор 1 мацию алгоритма в регистрах стратегии АМ и АМ и частную информацию алгоритма в регистрах А1 і Ау2, имеет дешифратор регистра стратегии с мат у рицей М, на которую поступает синхросигнал 2, предназначенный для орга низации функций переходов в общей части алгоритма, и ряд дешифраторов DCі (і = 1, 2, …, n), на выходных шинах которых организованы матрицы Сі микрокоманд и матрицы Sі переходов, которые предназначены для организа ции функций переходов в отдельной части алгоритма.

Функционально в УУ на МУСП можно использовать алгоритм, изме няющийся в течение времени (в зависимости от общей входной информации) собственную реакцию на те или иные состояния регистров, обрабатывая од новременно общую и частную информацию.

Регистр стратегии АМ содержит адрес общей информации, который оп ределяет подмножество состояний регистра Ау2, управляемый регистром стратегии АМ, и дешифратор DCM выбирает соответствующий дешифратор DCі (і = 1, 2, …, n), содержимое регистра Ау2 в этом подмножестве содержит адрес текущей макрокоманды, находящейся в процессе выполнения. Сначала следующего цикла поступает синхросигнал 2, в ходе которого содержимое регистров АМ и А1 передается через соответствующие вентили И-НЕ в ре у ги стры АМ и Ау2 с целью их декодирования и последующего выбора очеред ной микрокоманды.

При использовании такой схемы последовательность микрокоманд опре деляется либо матрицей, которая задает последовательность действий, или введением начального адреса общей и частной информации в фиксирован ный момент цикла машины по входной шине ВхШД, что определяется такто вым сигналом 2. Этот начальный адрес может быть кодом подмножества операций, когда он воспринимается регистром АМ и кодом операции, когда он воспринимается регистром А1, или группой двоичных разрядов в поле ко у да операции, специально к нему приписанных для того, чтобы отличить его от другого остальных кодов операции.

Рис. 7.14. Устройство управление на многоуровневых схемах памяти 7.7. Методы построения реконфигурированных процессоров и компьютеров на схемах автоматной памяти 7.7.1. Введение.

С начала ХХ века была построена формальная классическая теория алго ритмов, которая уточняла возможность теоретического вычисления для прак тического применения в кибернетике и программировании. Среди этих алго ритмов можно выделить наиболее значительные: арифметические исчисле ния предикатов Геделя, машины Поста и Тьюринга, автоматы Маркова, схе мы Янова, блок-схемы, обучающие системы алгоритмов [25].

Наиболее интересны алгоритмы обучающие, изменяющиеся в течение времени (в зависимости от предварительной входящей общей информации) свою реакцию на входные слова [25]. Однако, они, как и все последователь ные алгоритмы, имеют ограничения, не позволяющие обрабатывать одно временно общую и частную информацию, которая уменьшает скорость обра ботки алгоритма.

При системном подходе к этой ситуации существуют методы построение реконфигурированных процессоров и компьютеров на схемах автоматной памяти, которые в состоянии одновременно обрабатывать общую и частную информацию [64;

75;

77].

7.7.2. Методы построения реконфигурированной архитектуры и структуры процессоров на МФСП и МУСП Процессор - это устройство для автоматического выполнения последова тельности операций, которые обусловлены программой решения задачи. Он состоит из двух устройств: операционного и управляющего. В состав процес соров четвертого поколения включены также устройства внутренней (про цессорной) памяти и устройства управления вводом-выводом информации [86].

Операционное устройство (ОУ) выполняет преобразование арифметиче ской и логической операции, а устройство управления (УУ) выполняет управление действиями вычислительного процесса, определяет последова тельность выполнения операций, руководит выборкой команд из памяти, вместе со схемой синхронизации генерирует управляющие сигналы, управ ляющие выполнением элементарных действий (микроопераций). Наличие в современных микропроцессорах внутренней памяти (регистров общего на значения, кэш-памяти и т.п.) позволяет в них реализовать часть математиче ского обеспечения (внутреннего). В этой связи процессорные средства делят ся на программные (software) и аппаратные (hardware). В современных ком пьютерах интерпретация алгоритмов микропроцессоров выполняют микро программными средствами [26;

86;

136].

Совокупность характеристик программных и аппаратных средств со ставляют понятие архитектуры компьютеров и процессоров. Различают че тыре основных группы архитектурных характеристик процессоров:

характеристики внутреннего языка и математического обеспечения;

технические и эксплуатационные характеристики;

характеристики функциональных модулей и расширенной конфигурации процессора и компьютера;

характеристики интерфейса и систем прерывания.

Характеристики первой группы определяют алгоритмические возможно сти процессора. В связи с этим, в современных компьютерах выделяют три уровня внутреннего языка, которому соответствуют три уровня управления:

алгоритмический, программный и микропрограммный [125]. Каждый из уровней может выполнять две основные функции: служить универсальным средством отображения входного языка (т.е. языка, на котором формулиру ется алгоритм задачи) и средствами интерпретации одних операторов через другие.

Алгоритмический уровень управления Программный уровень управления Микропрограммный уровень управления Рис. 7.15. Уровни управления в компьютере При этом, все уровни управления находятся в определенной иерархиче ской связи, которая позволяет делать выражение оператора более высокого уровня через операторы более низкого уровня (рис. 7.15).

Характер связей между уровнями управления, а также функции каждого из них наиболее существенно отражает особенности архитектуры и структу ры процессоров.

Принцип иерархического программного управления, предложенный Л.Ф. Мараховским [64], который разбивает управляющую информацию на n уровней, позволяет ввести четвертый уровень управления милипрограммный, который является общим по отношению к микропрограммному уровню. Ми липрограммный и микропрограммный уровни объединяются в полипро граммный уровень, который обеспечивает обработку общей и отдельной ин формации одновременно (рис. 7.16) [64]. Это позволяет повысить скорость обработки информации в классе обучающих алгоритмов (и других реконфи гурированных), которые изменяются в течении времени под воздействием общей информации свою реакцию на те или иные входные слова [89].

Структура процессора - это совокупность его функциональных блоков и связи между ними. Развитие структуры, а вместе с ними и архитектуры, был направлен на максимальное увеличение производительности процессоров, на увеличение применения аппаратным средством части программного обеспе чения и т.п. Принцип микропрограммирования реализуется за счет включе ния в структуру процессора специального блока памяти для сохранения мик ропрограмм [26].

Микропрограммные процессоры предоставляют программисту дополни тельно к языку команд эффективный язык микрокоманд, который располага ется в основном пассивном запоминающем устройстве (ПЗУ). Наряду с этим, принцип микропрограммирования упрощает процесс разработки, модифика ции и изменения системы команд, а также является инструментом гибкости функциональной ориентации компьютеров и процессоров для решения це лых классов задач.

Принцип построения полипрограммных процессоров реализуется за счет включения в структуру процессора специального блока памяти на МУСП для сохранения общей информации милипрограмм. Этот блок предоставляет до полнительные возможности в микропрограммных процессорах в направле нии увеличения модификаций и изменения системы команд и еще в процессе работы приводит к возможности одновременной обработки общей и частной информации.

Алгоритмический уровень управления Программный уровень управления Милипрограммный уровень управления Полипрограм мный уровень управления Микропрограммный уровень управления Рис. 7.16. Полипрограммный уровень управления Классическая обобщенная структурная схема микропроцессора (рис. 7.17) которая изменяется в соответствии с принципом программного управления, предложена Ч. Бэббиджем в IX веке [125].

Запоминающее устройство Канал вво Устройство да-вывода Операционное управления устройство Рис. 7.17. Обобщенная схема современного процессора Обобщенная структурная схема полипроцессора представлена на рис. 7.18. Полипроцессор изменяется в соответствии с принципом иерархи ческого программного управления. Структура полипроцессора состоит из предложенного представления структурного автомата, который рассматрива ет многофункциональные автоматы Мараховского 1-го, 2-го рода и 3-го рода [60], задана в виде композиции блоков: иерархического управляющего и опе рационных, количество которых зависит от количества уровней управляюще го блока (рис. 7.18).

Запоминающее устройство Операционное Управляющее отдельное отдельное Канал устройство устройство ввода вывода Операционное Управляющее общее общее устройство устройство Рис. 7.18. Обобщенная схема полпроцессора Развитие структуры, а вместе с ними и архитектуры процессоров, было направлено на максимальное увеличение их производительности, на увели чение применения аппаратным средством части программы. Принцип по строения полпроцессора реализуется за счет включения в структуру процес сора специального блока памяти для сохранения общей информации (мили программ). Это предоставляет дополнительные возможности в микропро граммных процессорах в направления увеличения модификаций и изменения системы команд в процессе работы блока управления и существенно приво дят к возможности одновременной обработки общей и частной информации.

Обобщенная структурная схема полипроцессора на МФСП и МУСП изо бражена на рис. 7.19 [88].

ГТИ Классическая обобщенная структурная схема микропроцессора с памя тью на триггерах меняется, когда в качестве памяти используются МФСП и МУСП. Она может становиться реконфигурированною. Это объясняется тем, что в программе можно разделять управляющую информацию на общую и частную для использования ее как в устройстве управления [77], для измене ния системы команд, так и при обработке общей и частной информации на двух арифметико-логических устройствах (АЛУ) (рис. 7.19 ).

Изменение системы команд в процессоре (рис. 7.19) не требует дополни тельного машинного такта для изменения в системе команд, что позволяет повысить скорость в полипроцессоре.

Основной задачей для проектировщика процессора является обеспечение заданных системно-алгоритмических возможностей компьютера с помощью лучших структурных решений. Основой архитектурной и структурной орга низации полипроцессоров компьютера является использование принципа ие рархического программного управления [75].

7.7.3. Исследование последовательной и параллельной обработки иерархической информации в современных процессорах В основу современных компьютеров положен принцип программного управления. Программа решения любой задачи представляет собой формали зованное описание алгоритма в компьютере, который выполнен в виде по следовательности команд, обеспечивающих управление процессом решения задачи. Каждая команда определяет действие машины, необходимое для реа лизации какой-либо одной операции. Выполнения процессором программы, реализующей данный алгоритм решения задачи, представляет собой после довательность операций, осуществляемых в порядке заданной программы.

Принцип программного управления, предложенный англичанином Ч. Бэб биджем в 1833 году, и принцип сохранения программы в памяти машины, предложенный Дж. фон Нейманом в 1945 году, до сих пор применяются в современных компьютерах [125].

Система команд (СК) является внутренним языком компьютеров. Она объединяет в себе систему операций и систему адресаций. В соответствии с этим каждое слово команды состоит из двух частей: операционной (задает тип операции, которая выполняется в одном из функциональных устройств машины) и адресной (задает адрес ячеек памяти запоминающего блока, где хранятся коды данных и команд). В состав команд часто вводят дополни тельные признаки, определяющие особенности данной операции, признаки модификации адреса команды, признаки типа запоминающего устройства, а иногда указатели адресов следующих команд. Применение совокупности указанных признаков позволяет увеличить функциональные возможности команды.

Каждая операция состоит из более мелких - микроопераций, соответст вующих одному элементарному преобразованию под воздействием опреде ленного функционального сигнала (микрокоманды).

В оперативной памяти компьютера хранится список команд (программа) обработки данных и сами данные (набор чисел), которые обрабатываются микрооперациями этих команд в процессоре. Такой подход базируется на принципе программного управления и принципе сохранения программы в памяти компьютеров [125], К информации, хранящейся в устройстве памяти и предназначенной для хранения всей информации для решения задач в процессоре, относятся про граммы решения задач, входящих и промежуточные данные, результаты и реконфигурация алгоритмов. Чтение и запись являются основными опера циями в запоминающем устройстве. Качество запоминающих устройств ха рактеризует его стоимостью, быстродействием (время выполнения основных операций), емкостью и надежностью.

Скорость V решения задач при последовательной обработке общей и ча стной информации при программном управлении в значительной степени за висит от количества обращений к устройству памяти для перестройки рекон фигурированной системы, которая в первом приближении определяется по формуле:

V, (7.7) k1t1 k 2 t ti - время выборки слова из памяти при выполнении операции в от где дельном устройстве;

k1 - среднее количество обращений к устройству памяти при выпол нении операции в отдельном устройстве;

k2- среднее количество обращений к устройству памяти для пере стройки алгоритма обработки;

t0 - время выборки слова из памяти при обращении к устройству па мяти для перестройки алгоритма обработки.

Память в компьютере можно рассматривать по уровням. Например, за поминающее устройство внутри процессора, имеет наибольшую скорость, называют сверхоперативною памятью MU (FM - fast memory) или кэш памятью (cache - тайник), располагающийся на одном кристалле интеграль ной схемы вблизи к процессору.

Для некоторых задач емкость FM недостаточна. В этом случае, кроме внутренней FM (FML1 - FM level 1), применяют по отношению к процессору внешнюю FM второго уровня (FML2 - FM level 2). Может быть эффективным и применение FM третьего уровня (FML3 - FM level 3) или даже FM четвер того уровня (FML4 - FM level 4).

Производительность процессора может быть увеличена за счет парал лельной работы FM всех уровней и за счет конвейерного приема информа ции.

Эффект также при распределении FM на две части: FM команд и FM данных, что позволяет одновременно выполнять выборку команд и данных.

Это обусловлено тем, что команды и данные хранятся в разных местах памя ти, и после выборки поступают в различные устройства процессора: команды - в устройство управления, а данные - в АЛУ.

Кроме перечисленных типов памяти на различных уровнях памяти запи сываются справочные данные, управляющие и стандартные программы, под программы, микропрограммы.

Выполнение любой команды сводится к выполнению последовательно сти элементарных операций (микроопераций) на узлах, блоках и устройствах процессора [125]. Последовательность микроопераций называют микроалго ритмами операций данной команды.

Сама микрооперация описывается следующим выражением [26]:

K. Rj Yj – Kj, (7.8) где K-состояние автомата управления;

Rj -элементарное входное слово;

Yj - выходное слово (сигнал);

Kj - состояние автомата управления, к которому осуществляется переход от состояния K при выполнении j-й строки микрооперации.

В зависимости от способа реализации автомата управления микроалго ритмов различают схемные и микропрограммные автоматы управления. При схемной реализации управления автомат состоит из отдельных схем, каждая из которых управляет одной микрооперацией. При микропрограммном управлении каждой микрооперации составляют в соответствие некоторое Yj выходное слово, которое называют микрокомандой. Последовательность микрокоманд называют микропрограммой данной операции. Микропрограм мы хранятся в специальной памяти микропрограмм.

Управление операциями путем последовательного чтения из памяти и декодирования микрокоманд, входящие в микропрограммы данной команды, составляет идею микропрограммного способа управления операциями.

При построении управляющего устройства по схемному принципу в ка честве основных узлов можно использовать линии задержки, логические уз лы типа конечных автоматов, распределитель сигналов на регистрах сдвига, счетчик с дешифратором и т.д. Время, в течение которого выполняется одна команда, принято называть машинным циклом.

Микрокоманды, реализующие все микрооперации данного микроалго ритма, объединяются в микропрограмму. Микропрограмма хранится в пас сивном запоминающем устройстве (ПЗУ). Код операции задает адрес первой микрокоманды данной прошивки. Адрес следующих микрокоманд определя ется по методу вынужденной адресации, которая меняет адрес на единицу (+1) или делает переход на метку. Поэтому такая микрокоманда состоит из двух частей: микрооперационной и адресной.

8. Способов задания иерархических автоматов на многоуровневых схемах памяти При применении принципа иерархического программного управления и теории автоматов Мараховского (многофункциональных 1-го, 2-го и 3-го рода) [64] в оперативной памяти может храниться два списка взаимосвязан ных команд, принадлежащих взаимосвязанным общим и частным командам для иерархического управления обработкой данных и сами наборы данных, обрабатываемых этими парами иерархических команд.

Наглядным способом задания классических автоматов Мили или Мура с памятью на триггерах на основе микроопераций является задача в виде их прошивки или в более общем виде в автограммы [26].

Для алгоритмического описания предлагаемых иерархических автоматов на МФСП и/или на МУСП с общим состоянием, состоящим из состояний всех схем памяти, введем термин «полиграммы», который объединяет термин «милипрограмма», как общей информации, и термин «автограмма», как ча стной информации. Этот термин «полиграммы» имеет большую емкость по следующим причинам:

Во-первых, понятие «микропрограмма» и «автограмма» и другие спо собы задания микропрограммных автоматов с памятью на триггерах [26;

125] ориентированы на вполне обоснованные функций переходов и функции выходов в автоматах (только во время тактового момента t) и ограничивают анализ работы автомата только в автоматном дискрет ном времени [26].

Во-вторых, понятие «микропрограмма» и «автограма» и другие спосо бы задания микропрограммных автоматов с памятью на триггерах [26] задают классические автоматы 1-го и 2-го рода на реализацию запоми нания состояния в регистре на триггерах.

Третьей и главной чертой понятия «микропрограмма» и «автограма» и других способов задания микропрограммных автоматов с памятью на триггерах является то, что они описывают состояния автоматов одного множества, которое не изменяется в процессе работы и не позволяет проектировать реконфигурированные устройства компьютерных сис тем с учетом элементарных схем памяти.

Поэтому понятие «микропрограмма» и «автограма» и другие способы задания микропрограммных автоматов с памятью на триггерах [26;

125] не подходят при описании автоматов Мараховского на МФСП и МУСП, кото рые рассматриваются на всем протяжении машинного времени (в автоматном непрерывном времени) и могут менять состояния, сохраняющие частную информацию, под влиянием состояний, обрабатывающих общую информа цию, в процессе работы за один машинный такт Т [64].

Термин «полиграмма» объединяет термин «миллиграмма», которая за поминает, обрабатывает и выдает общую информацию, с термином «авто грама» или «микропрограмма», которые обрабатывают и выдают отдельную (частную) информацию, одновременно (параллельно). Термин «полиграмма»

будет ассоциироваться со схемной реализации управления на многоуровне вых регистрах с многофункциональной системой организации памяти. Поли грамма ориентирована не только на преобразования входной информации в выходную, но и на изменение подмножеств состояний аі, в которых может функционировать автомат при определенном сохраняющем е() входном сигнале. Эта особенность позволяет использовать описание полиграммой ие рархических автоматов (ИА) с памятью на МФСП и МУСП, которые позво ляют одновременно обрабатывать общую и частную информацию за один машинный такт Т.

Полиграмма описывает каждое состояние аk ИА как объединение аі со стояний подавтоматов Si (построенных на МФСП).

a ai. (8.1) ki В каждом пункте полиграммы описывается режим работы подавтоматов Si за один внешний такт Т0 (машинный такт) автоматного непрерывного вре мени, который в полиграмме используется просто как Т. За один внешний такт Т ИА А имеет возможность принимать входное слово Rk(Т), состоящий из совокупности элементарных рі(Т) входных слов подавтоматов Si.

Rk pi. (8.2) i Под воздействием входного слова Rk ИА А может перейти в новое со стояние аs и выдать выходные сигналы Yk, состоящие из совокупности вы ходных сигналов Yі определенных трех типов подавтоматов Si 1-го, 2-го и 3 го рода.

Yk1 (t ) Yi1 (t );

(8.3) i Yk2 (T ) Yi 2 (T );

(8.4) i Yk3 ( ) Yi 3 ( ), (8.5) i где выходные сигналы Yi1(t ), Yi2 (T ), Yi3 ( ) определяются соответственно по функциям выходов [64].

При неизменных наборах сохраняющих еj входных сигналов подавтома ты Si функционируют в определенных блоках i своих состояний а, следова тельно, и ИА А функционирует в тот же промежуток времени в определен ных блоках K своих состояний.

K i (8.6) i Каждое состояние аі подавтомата Si запоминает свое значение при соот ветствующем еj входном сигнале. Изменение сохраняющего еj входного сиг нала в подавтоматах Si в тактовый момент t в зависимости от выходных сиг налов Yi2 (T ), подаваемых от других подавтоматов Si в соответствии с алго ритмом решения задачи, и в ходе внутреннего такта входной сигнал еj() определяет область запоминающих состояний (блок i состояний) подавто мата еj. Наборы сохраняющих еj входных сигналов определяют блоки i со стояний, в которых работают подавтоматы Si, а совокупность ЕK сохраняю щих еj входных сигналов уверенно определяют блоки K состояний, в кото рых работает весь ИА А.

ЕK e j. (8.7) i Пункт полиграммы при детерминированном элементарном Ri входном слове записывается в таком виде:

KE. R1 Y1i K1 E1, R2 Y2i K 2 E 2, (8.8)........................., i Rm Ym K m E m, где K - состояние ИА;

Е- сохраняющий входной сигнал ИА;

_ R j ( j 1, m ) - элементарное входное слово ИА;

_ K j ( j 1, m ) - состояние ИА, к которому осуществляется переход от со стояния K при выполнении строки j;

_ E j ( j 1, m ) - сохраняющий входной сигнал, при котором запоминается со стояние Kj;

_ Y ji ( j 1, m ) - выходной сигнал ИА.

Каждая строка (Rj Yj – KjЕj)пункта KE полиграммы описывается в виде SK строк:

a1e1. p j1 Y ji1 a j1 e j1, a2 e2. p j2 Y ji2 a j2 e j2, (8.9)......................................., a q eq. p jq Y jiq a jq e jq, где q - количество строк S k (k 1, q ), которые находятся при описании строки _ полиграммы j ( j 1, m ) ;

p ji - элементарное входное слово строки S k (k 1, q ) ;

Y jli - выходной вектор строки S k (k 1, q ) ;

a ji - состояние подавтомата S s, к которому осуществляется переход от со стояния a s при выполнении строки S k ;

i ei - сохраняющий входной сигнал.

Такое описание поведения иерархического автомата А в состоянии КЕ является пунктом полиграммы иерархического алгоритма функционирования автомата А.

Пункт полиграммы КЕ, как видим из его описания (8.8), имеет иерархи ческую структуру: сначала описывается в пункте КЕ строки полиграммы, а затем строки ае каждой строки (8.9) пункта КЕ полиграммы.

Строки ае пункта КЕ полиграммы при неизменных сохраняющих е вход ных сигналах описываются микропрограммой или автограммою, которая вы глядит так [26]:

а. p j Y ji a j. (8.10) Алгоритмы изменения общего состояния е пункта КЕ полиграммы при переменных сохраняющих е входных сигналах описываются милипрогра мою, которая имеет вид аналогичный микропрограмме или автограмме:

е. p j Y ji е j. (8.11) Логика системы, в которой внутренние связи имеют большее значение, чем внешние, часто сталкивает нас с трудностями формулировки микропро граммы (автограммы) в полиграмме. Изменение информации тем эффектив нее, чем более сложную и лучше организованную структуру системы она со провождает. Изменение внутренней структуры запоминания состояний в МФСП и преобразование входной внешней информации - это лишь две взаи мосвязанные части одного и того же процесса преобразования информации.

Эти две части и отражены в строках полиграммы (8.8) - (8.11).

9. Принципы построения реконфигурированных процессоров и компьютеров, одновременно обрабатывающих общую и частную информацию В настоящее время освоена 0,13-микронная технология изготовления сверхбольших интегральных схем, что позволяет в два раза увеличить коли чество транзисторов в интегральных схемах.

Разработка новых принципов построения реконфигурированных процес соров и компьютеров на новых элементарных многоуровневых схемах памя ти позволяет запоминать как общую, так и частную информацию одновре менно и менять структуру запоминания частной информации под воздейст вием общей информации, что дает возможность повысить скорость обработ ки иерархической информации [88–89].

На основе МФСП рассмотрена теорию проектирования МУСП, состав ленных из МФСП, которые имеют вертикальную связь между своими уров нями [61-62]. На основе этой вертикальной связи в МУСП осуществляется генерация сохраняющих входных сигналов еj(), что позволяет выполнять укрупненные переходы.

Иерархическая связь между состояниями МФСП в МУСП нижних уров ней и подмножествами состояний МФСП в МУСП верхних уровней помогает одновременно запоминать общую информацию в МФСП нижних уровнях и частную информацию в МФСП верхних уровнях [61-63].

МУСП имеет ряд преимуществ по функциональным и конструктивным характеристикам по сравнению с многостабильными триггерами [61-62].

По функциональным свойствам все МФСП способны на каждом уровне МУСП работать параллельно и перестраивать (реконфигурировать) область функционирования верхних МФСП, обрабатывающих отдельную (частную) информацию, без уменьшения быстродействия всех уровней МУСП. Это по зволяет одновременную обработку общей и частной информации, которая не имеется в современных процессорах и компьютерах.

Микропрограммный уровень управления определяет, прежде всего, сис тему команд, что в дальнейшем используется программным уровнем управ ления (рис. 7.15) [125].

При применении милипрограммного уровня управления вместе с микро программным уровнем управления создается полипрограммний уровень управления, который позволяет осуществлять смену прошивки за счет мили программ на полипрограммному уровне и приводить к изменению системы команд, реализуемых программным уровнем за один машинный такт Т. Сле довательно, многообразие команд определяет класс функций, которые наи более эффективно можно реализовать при решении определенного класса за дач. Микропрограмма или определенная система микропрограмм реализует ся в одном блоке і запоминаемых состояний схем памяти устройств управ ления.

При построении параллельных иерархических структур устройства управления полипроцессоров на элементах МФСП и МУСП можно под воз действием миликоманд (входных сигналов е()), изменять состав микропро грамм, перестраивая систему команд компьютера, и одновременно ориенти ровать его работу на более эффективную обработку данных, осуществляя па раллельную обработку частной и общей информации [88].

Такую структурную схему можно использовать в самосовершенствую щих алгоритмах, в которых обучающий алгоритм под воздействием третьего уровня управления меняет не только числовые параметры, но и структурную схему четвертого уровня (рабочего) алгоритма.

Можно представить, что регистр команд в компьютере состоит из МФСП, которые перестраивают множество своих состояний (команд) под управлением руководящего регистра. При этом регистр на МФСП эффектив но реализует рабочие алгоритмы системы команд для обработки специаль ных алгоритмов при решении только одного определенного класса задач, а в случае иного класса задач регистр на МФСП имеет возможность настраи ваться на эффективную обработку специальных алгоритмов при решении иного класса задач. Таким образом, при милипрограммном уровне управле ния компьютер может работать как компьютеры с разными системами ко манд, которые более эффективно обрабатывают информацию различных классов задач.

Скорость V решения задач при одновременной обработки общей и част ной информации на полиграммном уровне управления в первом приближе нии можно вычислять по формуле:

(9.1) V, k1t где ti - время выборки слова из памяти при выполнении операции в отдель ном устройстве и одновременно выборки слова для перестройки алгоритма обработки;

k1 - среднее количество обращений к устройству памяти при выполнении операции;

При сравнении двух формул (7.7) и (9.1) видим, что при уменьшении об ращений к памяти за счет выполнения поликоманд скорость решения само совершенствующих алгоритмов на выборки слова увеличивается за счет лик видации дополнительных обращений к памяти для изменения алгоритмов, которые осуществляются на современных реконфигурированных компьюте рах.

Кроме этого, в компьютерах появляются новые возможности обработки данных, которые в настоящее время принципиально нельзя применять, по скольку память регистров базируется на двоичных триггерах. При милипро граммном управлении можно использовать новые укрупненные переходы, расширяющих возможности компьютеров, компьютерных систем и сетей.

Это позволяет создавать реконфигурированные устройства, компьютеры, компьютерные системы и сети, способные перестраивать алгоритмы своей работы в зависимости от потребностей объекта управления с большей скоро стью.

Диапазон алгоритмов, которые самосовершенствуются, на практике очень большой: распознавание образов, защита информации, обучающие системы и т.п. [25].

Новое направление построения компьютеров на МФСП и МУСП способ ствует прогрессу вычислительной техники. Он может быть реализован на со временных логических элементах, используемых в СБИС, ПЛИС, ОЗУ, а также может повлиять на развитие реконфигурированных устройств, компь ютеров, компьютерных систем и сетей.

10. Методы построения реконфигурированного компьютера с учетом «элементного» уровня.

Структурная схема процессора имеет два уровня управления в полипро грамме, выполняемых одновременно в каждом цикле, в котором управляемое устройство реализует микропрограммы, а управляющее устройство реализу ет милипрограммы. В процессе работы инструкции милипрограми (общих команд) в состоянии одновременно изменить структуру выполнения инст рукций микрокоманд (отдельных команд), что позволяет увеличить скорость выполнения иерархических алгоритмов и увеличить их гибкость при реше нии задач, алгоритмы которых изменяются в процессе их решения. Такая возможность появляется при применении в устройствах компьютера в каче стве регистров элементов N-уровневых схем памяти, которые запоминают одновременно общую и частную информацию.

Для каждого уровня управления можно применять операционное устрой ство (арифметико-логическое устройство), а также дополнительную кэш память на элементах N-уровневых схем памяти.

Существенным является то, что электронная вычислительная машина со стоит из двух компонентов: процессора и оперативной памяти, которые свя заны между собой системной шиной, состоящей из шины данных, шины управления и адресной шины [94].

Электронная вычислительная машина (рис. 10.1) [75;


89] отличается тем, что процессор имеет N-уровневые схемы памяти (например, N = 2), состав ляющие регистры общего назначения (РОН), общее арифметико-логическое устройство (АЛУ) и отдельное АЛУ, которое связано с соответствующими блоками управления общего и частного уровня.

Блоки управления иерархически связаны от общего к частному. Блок общего управления и блок частного управления через адресную шину свя занные с оперативной памятью.

Рис. 10.1. Реклнфигурированная электронная вычислительная машина Сама оперативная память разделена на область данных и область команд соответственно связаны через шину управления и шину данных с кэш памятью, имеющую иерархические регистры для миликоманд и микроко манд и регистры для общих данных и частных данных, которые соответст венно связаны с блоками управления общего и частного уровня и с блоками АЛУ. Блоки кэш-памяти имеют обратную связь по шине данных с областью данных [75].

Функционально электронная вычислительная машина синхронная. За пись данных и команд из оперативной памяти регистров и кэш-памяти осу ществляется по тактовому сигналу. Затем соответствующие данные для об работки поступают по шине на АЛУ. Когда все выполнено, то АЛУ присту пает к работе. После вычисления результаты передаются шине данных реги стров. АЛУ может в течение одного цикла читать и записывать данные в ре гистр. Как данные, так и поликоманды для их обработки процессор получает из ячеек оперативной памяти. Поликоманды делятся на общие команды, из которых состоит милипрограма, и частные команды, из которых состоят микропрограммы. Эти две команды одновременно подаются на соответст вующие уровни N-уровневых схем памяти (например, N = 2) блоков управле ния процессора, которые в одном цикле реализуют иерархические изменения алгоритма.

Одной из основных временных характеристик обработки иерархической информации в данном случае является более быстрая обработка частной ин формации по отношению к общей, а одной из функциональных характери стик управляющей информации - изменение алгоритма обработки частной информации при определенной обработке общей управляющей информации.

Можно представить, что регистр команд в компьютере состоит из МФСП, которые перестраивают множество своих состояний (команд) под управлением управляющего регистра. При этом регистр на МФСП эффек тивно реализует рабочие алгоритмы системы команд для обработки специ альных алгоритмов при решении только одного определенного класса задач, а в случае другого класса задач регистр на МФСП имеет возможность на страиваться на эффективную обработку специальных алгоритмов при реше нии другого класса задач. Таким образом, при милипрограммном уровне управления компьютер может работать как различные компьютеры, которые в совокупности более эффективно обрабатывают информацию различных классов задач.

Кроме этого, в компьютере появляются новые возможности обработки данных, которые сейчас принципиально нельзя применять, поскольку память регистров базируется на двоичных триггерах. При милипрограммному управлении можно использовать новые переходы: укрупненные и вероятно стные, расширяющие возможности компьютера, систем и сетей. Это позво ляет создавать многофункциональные устройства, компьютеры, системы и сети, способные перестраивать алгоритмы своей работы в зависимости от по требностей объекта управления.

Общую информацию можно также подавать как отдельную (частную) и общую (управляющую). Такое иерархическое разделение информации ко нечно и возможно до определенного минимального объема общей информа ции.

Основной отличительной особенностью принципа иерархического про граммного управления является то, что частная управляющая информация разбивается на блоки (подмножества) состояний, область функционирования которых определяется состоянием общей управляющей информацией, гене рирующую входной сигнал для этих блоков состояний (реализуя функцию сохранения состояний).

11. Ускорения выполнения алгоритмов в реконфигурированных компьютерных системах на многоуровневых схемах памяти Возможность к самосовершенствованию может быть заложена в любой алгоритмической системе, как писал академик В.М. Глушков [25]. Алгоритм, который изменяется в течение времени (в зависимости от предыдущей вход ной информации) свою реакцию на те или иные входные слова, в современ ных последовательных системах обработки информации называют самоиз меняемыми, обучающими или реконфигурированными.

Когда алгоритм А - некоторый реконфигурированный алгоритм, то он определяет не один алфавитный оператор, а целое семейство таких операто ров. На практике реконфигурированные алгоритмы задаются в виде специ альным образом организованной системы алгоритмов. В простейшем случае такая система состоит из двух алгоритмов. Первый из этих алгоритмов А осуществляет переработку информации (преобразование входных слов в вы ходные). Этот алгоритм называют рабочим. Второй алгоритм В называют контролирующим, обучающим или алгоритмом автомата стратегии. Алго ритм В влияет на алгоритм А, изменяя алгоритм его работы. В современных компьютерах влияние алгоритма В осуществляется после каждого преобра зования рабочим алгоритмом А очередного входного слова в соответствую щее ему выходное слово, как это показано в разделе 1.

В поликомпьютерах есть возможность изменения последовательного порядка работы системы алгоритмов В, обрабатывающих общую информацию, и А, обрабатывающий отдельную (частичную) информацию, на параллельную (одновременную) работу алгоритмов В и А. Эта возможность объясняется тем, что используются в поликомпьютере многоуровневые элементарные схемы памяти, которые одновременно запоминают общую и частную инфор мацию и используются в устройстве управления (рис. 4.5), в котором общая информация влияет на частную информацию, изменяя алгоритм ее работы.

В ряде случаев можно обобщить понятие поликомпьютера, которое об рабатывает только систему, состоящую из двух алгоритмов В и А, к обработ ке системы алгоритмов разных уровней. Для этого используются элементар ные многоуровневые схемы памяти, имеющие более уровней, чем 2. В этом случае алгоритм автомата стратегии первого уровня влияет на алгоритм ав томата стратегии второго уровня;

алгоритм автомата стратегии второго уровня влияет на алгоритм автомата стратегии третьего уровня и вносит в него некоторые коррективы и т. д. Подобная ступенчатая организационная система элементов памяти поликомпьютера позволяет одновременно обраба тывать системы самосовершенствующих алгоритмов, что позволяет ускорить обработку высоких форм самосовершенствования и самоорганизации в поли компьютерных системах.

Заключение Рассмотрены способы построения многофункциональных и многоуров невых схем памяти, принципы и методы структурной организации реконфи гурированных параллельных регистров, регистров сдвига, счетчиков и уст ройств управления, которые допускают одновременную обработку общей и частной информации, дают новые функциональные возможности этим уст ройствам и повышают быстродействие их перестройки.

Также рассмотрены новые принципы и методы построения архитектуры и структуры процессоров с применением многоуровневых схем памяти и по строения поликомпьютеров, одновременно обрабатывающих общую и част ную информацию.

В целом можно заключить, что предложенные результаты работы дают направление системно проектировать реконфигурированные устройства компьютерных систем с учетом схем автоматной памяти, которые имеют меньше аппаратурных затрат и большую скорость при перестройке алгорит мов работы.

Что же главное и принципиальное в подходе, предложенном Марахов ским Л.Ф.:

1. Созданы и запатентованы многофункциональные [85] и многоуровне вые [80–81] элементарные схемы памяти, которые по быстродействию не ус тупают триггерам, и:

Имеют меньше аппаратурных затрат на одно запоминаемое состояние (выигрыш в аппаратуре!);

Имеют меньше на порядок внутренних связей, что очень важно при раз работке интегральных схем;

И самое главное – способны изменять структуру запоминания состояний в процессе работы и осуществлять определенное направление информации, что триггеры принципиально делать не в состоянии;

2. Запатентованы:

Электронная вычислительная машина [75] на многофункциональных [85] и многоуровневых [80–81] элементарных схемах памяти;

Структурный автомат [79], в котором защищена теория автоматов 3-го рода;

Микропрограммное устройство управления [77], на многофункциональ ных [85] и многоуровневых [80–81] элементарных схемах памяти.

Эти все реконфигурируемые устройства способны изменять алгоритм своей работы на «элементном» уровне за счет способности схем автоматной памяти [85] осуществлять свои переходы по двум переменным: устанавли вающим и сохраняющим входным сигналам.

ЧАСТЬ МОДЕЛЬ ЦИФРОВОГО ИСКУССТВЕННОГО НЕЙРОНА НА СХЕМАХ АВТОМАТНОЙ ПАМЯТИ Введение В настоящее время искусственный интеллект (ИИ) рассматривается, как одно из научных направлений информатики. Работы по искусственному ин теллекту развернулись с началом промышленного использования вычисли тельной техники [52;

109].

Формально, в 70-80 гг. прошлого века было окончательно установлено, что уровень развития вычислительной техники не позволяет говорить даже о возможности приближения к Искусственному Разуму. «Разумность» автома тических систем была снята с рассмотрения [100–102].

В эти годы многие ученные поняли, что путь их пришел в тупик, вслед ствие незнания фундаментальных основ построения устройств ИИ.

В ноябре 2011 г. в Портленде (штат Орегон) Supercomputing Conferen ce'09 фирма IBM заявила о существенном прогрессе в создании вычисли тельной системы, которая симулирует и эмулирует способность мозга чувст вовать, воспринимать, действовать, взаимодействовать, познавать, и при этом сравнима с мозгом по низкому энергопотреблению и размерам [1–2].


Исследуя неудачи и трудности создания ИИ на современном этапе автор приходит к выводу, что фундаментальные исследования в области человеческого мозга, его нейрона еще не привели к созданию соот ветствующей модели клетки нейрона, его модели связей, характеризующих реальный объект. В связи с этим и используются суперкомпьютеры, которые по внешним характеристикам создают модель «действия кошки».

В четвертой части рассматривается попытка создания модели цифрово го искусственного нейрона, реализованного на основе схем перестраиваемой (автоматной) памяти, которая может стать основой для нового направления в разработках систем с повышенным интеллектом.

12.1. Предварительные понятия о модели нейрона Глубокое изучение любой из наук, а тем более наук связанных прямо или косвенно с человеческим мозгом (медицины, психологии, кибернетики, вычислительной техники и т. д.), приводит к необходимости изучения про цессов мышления человека. Мир внутри человека можно по сложности изу чения сравнить с миром Вселенной, которая окружает человека. С незапа мятных времен и до сих пор строение клетки нейрона, структура человече ского мозга и его возможности является важной проблемой философии, ре лигии и психологии, и активно обсуждается во многих научных трактатах часто с непримиримостью в суждениях.

В настоящее время в области вычислительных машин встала острая про блема изучение всех аспектов человеческого мозга в связи с необходимостью создания более качественных компьютерных систем искусственного интел лекта, которые должны приближаться к возможностям мышления человече ского мозга. Вместе с тем, ряд ученых высказываются скептически о воз можностях создания систем искусственного интеллекта равного человече скому мозгу [138].

В эпоху всеобщей интеллектуализации, когда компьютерные системы будут беседовать с человеком на его языке, напоминать, предупреждать и объяснять возможные варианты насущных проблем, вызывает большой ин терес методы и интерактивные программные средства, которые соответству ют по возможностям человеческому мышлению. Интеллектуальные системы компьютерного наставничества (Intelligence Tutor Systems), с учетом типа и уровня интеллекта пользователя должны воспринимать действия и предска зывать последствия реализации сознательных и бессознательных целей и мо тивов поведения человека.

В связи этим становится понятным актуальность и интерес к работе па мяти человеческого мозга и его основного элемента – нейрона с позиции многофункциональных и многоуровневых схем памяти [61–63].

12.2. Свойства человеческого мышления В человеческом мозгу кроме рациональных и иррациональных чисел однозначного логического мышления существует мышление вероятностное, ассоциативное и нечеткое. Профессор. Л. Заде утверждает, что теория размы тых (нечетких) множеств более приемлема для мышления человека во мно гих случаях принятия им решения, а особенно при сложных, многовариант ных решениях [34-35]. Теория нечетких множеств – это, по сути дела, шаг по пути к сближению точности классической математики и всепроникающей неточности реального мира, к сближению, порожденному непрекращающим ся человеческим стремлениям к лучшему пониманию процессов мышления и познания [35]. По существу Л. Заде и его последователи сходятся на том, что логика человеческого мышления основывается не только на классической двухзначной или даже многозначной логике, а и на логике с нечеткими зна чениями истинности, с нечеткими связками и нечеткими правилами вывода.

Теория нечетких подмножеств позволяет структурировать иерархические структуры, которые разделены не очень точными границами. Например, при изучении мыслей, языков и восприятий у людей.

12.3. Основы кратковременной памяти человеческого мозга В своих работах Л.А. Хурсин [138] отразил характеристики человече ского мозга как продукта функционирования общественной системы, основ ным структурным элементом которой является человек, способный адапти роваться к воздействию внешнего мира и осуществлять в пределах присущих ему сознания и воли целесообразные действия. Это прежде всего процесс трудовой деятельности, являющийся по своей природе информационным процессом.

Опосредованную трудом человека информацию он назвал связанной информацией, в связи с тем, что она накоплена в мозгу человека посредством его обучения. Свободной информацией он назвал информацию в связи с тем, что она синтезируется мозгом человека при восприятии реакции внешней среды на совершенные человеком действия.

Первичный поток связанной информации обеспечивает жизнедеятель ность и выживание каждого человека, как элемента общественной системы, а вторичный поток связанной информации повышает эффективность первич ного информационного потока и обеспечивает выживание системы в целом.

Состояние системы, при котором создаваемый ею информационный поток содержит в равных количествах функциональную и структурную ин формацию, было названо состоянием информационного равновесия систе мы.

Рассматривая систему общественного типа и кратковременную память человеческого мозга, Хурсин вводит множество определений и формул, не которые из которых мы опишем для дальнейшего понимания наших исследо ваний.

Система из N элементов в состоянии информационного равновесия имеет структуру, состоящую из n иерархических уровней. Количество ин формации, которое создают элементы каждого иерархического уровня сис темы, являются величиной постоянной. Количество информации, которое вносит в информационный поток каждый элемент системы, называется ин формационной емкостью элемента системы. В иерархической структуре системы все ее элементы упорядочены от высшего (частного) к низшему (общему) уровню в порядке убывания их информационной емкости.

В области психологии было установлено, что возможности восприятия абсолютного различия стимулов и скорость двигательных реакций ограниче ны количеством передаваемой информации. Было определено, что число символов или «кусков» информации является постоянным и равно «семь плюс или минус два». Хурсин показал, что число иерархических уровней ин формационной структуры оперативной памяти человеческого мозга как чис ло 7,6, то есть лежит в пределах от 7 до 8.

Продуктом мыслительной деятельности человека является поток сво бодной информации, представляющих собою множество связанных между собою образов, различной информационной сложности. Информационная характеристика человеческого мозга определяет верхнюю границу числа уровней сложности образов, которые человек может воспринимать и кото рыми может оперировать в процессе мышления. Верхняя граница количества информации, которую несут образы каждого уровня сложности приблизи тельно равно 735,1 нит/ элемент. Эта константа устанавливает пределы, меж ду которыми человек еще способен устанавливать связи. Это ограничение, по нашему мнению, определяет утверждение теоремы Геделя о неполноте де дуктивных систем [97], а также характеризует свойства кратковременной па мяти человеческого мозга.

Из этого ограничения вытекает следствие, что обращаемый в опера тивной памяти информационный поток не может превысить значение 5586,76 нит/элемент.

Структура любой системы образуется из множества элементов и связей между ними. В процессе мышления связи между элементами устанавливают ся на основе набора признаков (свойств), которыми характеризуются элемен ты системы. Число признаков, которыми может оперировать человек в про цессе восприятия и мышления, равно 54 нит/элемент. Это число делится на равное количество структурных и функциональных признаков, числа кото рых равны 27 нит/элемент. Эти результаты подтвердились при исследовании социальной структуры рабочего класса: «из 54 признаков в опросном листе были отобраны 27 признаков (свойств), которые представлялись наиболее существенными для классификации индивидов…».

Эти константы принято называть «умственными способностями» чело века. «Человек не может развивать свои умственные способности так, как он может развивать мускулы. Единственно, что он может сделать – это усовер шенствовать свое искусство в применении умственных способностей. Это важное отличие, которое неспециалист не различает». Сущность этого усо вершенствования состоит в приобретении информации определенных уров ней сложности и освоении методов ее логической переработки.

Общее количество образов, составляющими информационный поток, способных обращаться в оперативной (кратковременной) памяти человече ского мозга приблизительно определено до 1121, а величина информацион ной емкости порога как функциональной, так и структурной информации оп ределено приблизительно 27. В алфавитах большинства развитых современ ных языков (включая раздел между буквами) является число 27.

Познание мира человеком ограничено в пределах сколь угодно пересе кающихся областях не только объемом кратковременной памяти, но и объе мом долговременной памяти.

12.4. Проблемы создания модели человеческого мозга Человеческий мозг имеет ряд преимуществ перед всеми технико кибернетическими устройствами по таким важным, на взгляд автора, свойст вам.

Во-первых, входные сигналы, поступающие из внешней среды, воздей ствуют на глаза, уши, тело, на вкусовые качества еды и т.д.

Как сказано в Библии – «Вначале было слово», которое настраивает мозг, как и остальные воздействия внешней среды.

В связи с этим для создания модели человеческого мозга должны быть разработаны соответствующие датчики и желательно их выходные сигналы лучше всего представлять в цифровом виде, для лучшей стыковки с устрой ствами цифровой техники.

Во-вторых, информация, которая поступает из внешней среды, обобща ется. Это видно на примере глаза. Рецепторов в глазе порядка 18–20 миллио нов, а колбочек, которые обобщают видимую информацию через рецепторы глаза, порядка 72 тысяч. То есть происходит сжатие информации приблизи тельно в 256 раз уже на втором уровне (рис. 1.4). Эту проблему сжатия ин формации важно понять и решить технически.

Рис. 12. 1. Биологическая схема горизонталь ной организации сжатия информации На рис. 12.1 изображена биологическая схема горизонтальной организа ции сжатия информации и, что важно, показано 8 уровней, что соответствует уровням человеческого мозга [138]. Таким образом, проблема состоит в соз дании устройств управления, имеющих не менее 8 уровней, и на каждом уровне информация должна обобщаться не менее чем в 256 раз.

В-третьих, необходимо рассматривать естественную расширяющую связь между нейронами человеческого мозга, которая изображена на рис. 12.2. Это изображение показывает, как постепенно начинают устанавли ваться связи у ребенка с трех месяцев до двух лет, необходимые для обобще ния полученной (расширяющей) информации, построения соответствующих шаблонов и моделей, отражающих реальный мир индивидуального человека.

Таким образом, проблема состоит в создании возможностей расширять связи между искусственными нейронами при увеличении информации или ее обобщении.

Рис. 12.2. Процесс развития коры человеческого мозга человека Рис. 12.3. Головной мозг человека В четвертых, человеческий мозг, обладая от 14 – 20 миллиардов нейро нов. Это достаточно большая структура по количеству нейронов, которую трудно физически создать на современном этапе развития техники, а тем бо лее ею управлять (рис. 12.3).

Талантливый математик Фрэнк Пламптон Рамсей доказал, что полная неупорядоченность невозможна в таких больших структурах, как человече ский мозг, Вселенная и т.д. Каждое достаточно большое множество чисел, точек или объектов обязательно содержит упорядоченную структуру. Работы в этом направлении подтвердили этот важный результат [144]. Однако, про блема создания упорядоченных структур в модели человеческого мозга оста ется.

И пятое, в мозгу нет вычислительной машины, логический теорий, по зиционных систем счисления, а только своя логика получения информации, сжатия информации, выбор пути связи с другими клетками, для обобщения этой информации. Вычисления, рассуждения, системы счисления и любые другие алгоритмы являются производными тех моделей, которые уже обоб щены и представляют для человека интерес, как пишет Никитин Н.А. в инте ресной работе «Логика управления клетки» [102].

12.5. Информационные характеристики нейрона человеческого мозга Материал, взятый из Википедии — свободной энциклопедии – описыва ет характеристики нейрона человеческого мозга следующим образом Нейроны (от греч. nuron)— нервные клетки, структурно функциональные единицы нервной системы (рис. 12.4). Нейрон состоит из тела и отходящих от них отростков – относительно коритких дендринов и длинного аксона. Нейроны проводят нервные импульсы от рецепторов в цен тральную нервную систему и от центральной нервной системы к испольни тельным органам. Нейроны взаимодействуют между собой и с клетками ис польнительных органов чере з синапсы. Одни синапсы вызывают деполяри зацию нейрона, другие — гиперполяризацию;

первые являются возбуждаю щими, вторые — тормозящими. Обычно для возбуждения нейрона необхо димо раздражение от нескольких возбуждающих синапсов.

Рис. 12.4. Типичная структура нейрона Дендриты — как правило, короткие и сильно разветвлённые отростки, служащие главным местом образования влияющих на нейрон возбуждающих и тормозных синапсов (разные нейроны имеют различное соотношение дли ны аксона и дендритов). Нейрон может иметь несколько дендритов и обычно только один аксон. Один нейрон может иметь связи с 20-ю тысячами других нейронов.

Местом генерации возбуждения у большинства нейронов является ак сонный холмик — образование в месте отхождения аксона от тела. У всех нейронов эта зона называется триггерной.

В зависимости от интенсивности функциональной нагрузки нейроны формируют тот или иной тип волокна.

Различия между биологическим и искусственным нейроном состоит в следующем.

Нейронные сети, построенные на искусственных нейронах, обнаружи вают некоторые признаки, которые позволяют сделать предположение о сходстве их структуры со структурой мозга живых организмов. Тем не менее, даже на низшем уровне искусственных нейронов существуют существенные различия. Например, искусственный нейрон является безынерционной сис темой, то есть сигнал на выходе появляется одновременно с появлением сиг налов на входе, что совсем нехарактерно для биологического нейрона, имеющего память.

Из рассмотренных информационных характеристик нейрона мозга жи вых организмов выделим такие:

1. входные сигналы, поступающие на нейрон, состоят из двух типов:

возбуждающих и тормозящих;

2. нейрон запоминает информацию;

3. выходные сигналы нейрона в зависимости от интенсивности функциональной нагрузки формируют тот или иной тип волокна, т.е. имеет определенное функциональное направление.

Исходя из этих информационных характеристик нейрона, в дальнейшем рассмотрим предлагаемый нами его цифровой искусственный эквивалент.

12.7. Принципы построения системы искусственного интеллекта Действительный член МАСП, МАЭБП В. Говоров в работе «Парадигма новой науки Руси» писал о мироздании, как системы, следующее.

«Любой Творец, создавая Систему, использует основные принципы (ка ноны) ее построения. Прежде всего, Система неоднородна – используется принцип многообразия, но эти неоднородности связаны непротиворечивым взаимодействием. Система многофункциональна – и каждая ее часть способ на выполнять не только свои функции, но и дублировать функции других частей системы. Особенно это касается функций управления Системой – обя зательно дублирование команд управления, наличие отдельной «обратной связи», независимого контроля за исполнением команд управления. Наличие одного Центра управления Системой чревато последствиями выхода его из строя - необходим еще один резервный Центр. Система обязана обеспечивать свое устойчивое развитие, самообучаемость, жизнестойкость, обладать спо собностью адекватно реагировать на внешние воздействия, обладать необхо димым «запасом прочности», или «непотопляемостью» Системы. В случае разрушения части Системы обязательно предусматривается возможность ее восстановления (регенерации), и, как крайний случай, при разрушении всей Системы ее аварийное восстановление (эффект Феникса), требующий нали чия отдельного Центра аварийного восстановления Системы (Фантом).

Все эти условия выполнимы при наличии:

- Основной и Резервной математических систем;

- Основного и Резервного языков программирования и управления;

- Полной и продублированной взаимосвязи между Блоками Системы с системой распознавания «Свой-Чужой»;

- Независимых Центров Анализа и Прогнозирования.

И еще одно Главное Условие – все это должно описываться Единым Языком, не допускающим двоякого толкования»

В этой работе В. Говоровъ дал количественные характеристики языковой Славянской системе языка, которая уже сейчас имеет более 700 Буковъ. Это число букв находится в пределе информационной характеристики кратко временной памяти человеческого мозга, которая равна 735 элем.

Кроме того, упоминается, что наш Язык состоял из более тысячи Букв Славянского Праалфавита, что соответствует максимальной области воспри ятия кратковременной памяти человеческого мозга, которая ограничена чис лом элементов равным 1121 элем.

Интересны количественные характеристики, описанные В. Говоровым, что для управления Системой Мироздания созданы Пантеоны Православных Богов – 9 Пантеонов, в которых 108 Богов.

12.6. Методы проектирования модели искусственного нейрона на схемах автоматной памяти На наш взгляд, наиболее приемлемым устройством в настоящее время для построения цифровой модели искусственного нейрона являются откры тая структура многофункциональных схем памяти, которые как нейрон име ют два множества входных сигналов: устанавливающих (возбуждающих) и сохраняющих (тормозящих). Возбуждающие входные сигналы биологиче ского нейрона от нескольких других нейронов, которые позволяют накопить (суммировать) информацию и преодолеть его порог для выдачи активного сигнала, вполне можно заменить цифровой схемой совпадения от нескольких выходов других нейронов. Такие схемы совпадения, которых может быть больше одной, возможно было бы реализовать на обычных схемах И-ИЛИ.

Для создания полузакрытой схемы цифрового искусственного нейрона (ЦИН) для МФСП можно использовать автомат стратегии Ам, который со вместно с МФСП реализует МУСП. В автомат стратегии МУСП записывает ся общая информация, которая определяет выходной сигнал и его направле ние в МФСП.

Нероны самоконтролируют свою работоспособность. Рассмотренные нами автоматы 4-го рода и соответсвующие функциональные схемы само контроля позволяют осуществлять самоконтроль катастрофических отказов в базовых схемах памяти.

Нейрон является перестраиваемой структурой. Предлагаемый прототип нейрона ЦИН тоже имеет возможность перестройки структуры запоминае мых состояний при изменении общей информации в автомате стратегии Ам.

Чтобы реализовать максимальную структуру МФСП в ЦИН по количе ству М запоминаемых состояний и количеству re сохраняющих е() входных сигналов, можно воспользоваться структурой, которая описывается на сим вольном языке в виде максимального десятиразрядного числа 9999999999.

Число М запоминаемых состояний МФСП определяется по формулам (5.4) и (5.10).

Число Ki запоминаемых состояний в одной группе МФСП, состоящей из девяти логических элементов И-НЕ (ИЛИ-НЕ), составляет 29-1=511 (5.4), а число М запоминаемых состояний всей МФСП составит 5110 (5.10).

Число же re сохраняющих е() входных сигналов для МФСП составляет число 51110, которые можно реализовать в десяти разрядном регистре, каж дый разряд которого состоял бы из девятизначных триггеров.



Pages:     | 1 |   ...   | 4 | 5 || 7 |
 





 
© 2013 www.libed.ru - «Бесплатная библиотека научно-практических конференций»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.