авторефераты диссертаций БЕСПЛАТНАЯ БИБЛИОТЕКА РОССИИ

КОНФЕРЕНЦИИ, КНИГИ, ПОСОБИЯ, НАУЧНЫЕ ИЗДАНИЯ

<< ГЛАВНАЯ
АГРОИНЖЕНЕРИЯ
АСТРОНОМИЯ
БЕЗОПАСНОСТЬ
БИОЛОГИЯ
ЗЕМЛЯ
ИНФОРМАТИКА
ИСКУССТВОВЕДЕНИЕ
ИСТОРИЯ
КУЛЬТУРОЛОГИЯ
МАШИНОСТРОЕНИЕ
МЕДИЦИНА
МЕТАЛЛУРГИЯ
МЕХАНИКА
ПЕДАГОГИКА
ПОЛИТИКА
ПРИБОРОСТРОЕНИЕ
ПРОДОВОЛЬСТВИЕ
ПСИХОЛОГИЯ
РАДИОТЕХНИКА
СЕЛЬСКОЕ ХОЗЯЙСТВО
СОЦИОЛОГИЯ
СТРОИТЕЛЬСТВО
ТЕХНИЧЕСКИЕ НАУКИ
ТРАНСПОРТ
ФАРМАЦЕВТИКА
ФИЗИКА
ФИЗИОЛОГИЯ
ФИЛОЛОГИЯ
ФИЛОСОФИЯ
ХИМИЯ
ЭКОНОМИКА
ЭЛЕКТРОТЕХНИКА
ЭНЕРГЕТИКА
ЮРИСПРУДЕНЦИЯ
ЯЗЫКОЗНАНИЕ
РАЗНОЕ
КОНТАКТЫ


Pages:     | 1 | 2 || 4 | 5 |

«Государственный экономико-технологический университет транспорта Кафедра «Автоматизация и компьютерно-интегрованные технологий ...»

-- [ Страница 3 ] --

Отметим одну важную особенность выходных векторов Y ji ИА i А. Упомянутые выше компоненты Yki векторов Y ji (3.5)–(3.8) одно i i временно во внешнем такте Т могут инициировать различные опера ции в управляемых объектах, а также функциональное отключение одного из подавтоматов Si ИА А, при определении его ненадобности или ошибочности в работе. Это свойство является важным при созда нии отказоустойчивых цифровых устройств [8].

Система ИА считается отказоустойчивой или нечувствитель ной к неисправностям, если ее организация предусматривает устра нение из области функционирования неисправных подавтоматов Si из области функционирования ИА за счет использования аппаратной, информационной и алгоритмической избыточности.

Часть ИА А, предназначенную для обработки общей информа ции, называют автоматом стратегии ИА или сокращенно АСИА АМ.

Структура ИА А является иерархической и может быть отказоустой чивой.

Полиграмма позволяет описывать ИА А в целом с общих пози ций функционирования иерархических систем при параллельном вы полнении ветвей алгоритма подавтоматами Si с параллельным выпол нением алгоритма автоматом стратегии, обрабатывающего общую информацию.

Таким образом, полиграмма описывает не только задания по давтоматов Si, но их межуровневое взаимодействие в ИА А за счет сохраняющих входных сигналов, поступающих с подавтоматов стра тегии.

3.8. Формулирование полиграммы Работать с полиграммой упрощается, если соблюдать следующие правила.

1. Пункт полиграммы удобно обозначать двумя номерами, от меченными символами K и E. Например, 12K,2E.

2. Начальный пункт обычно имеет номер 1K,1E, а остальные пункты полиграммы нумеруются числами до максимального но мера с символом K и до максимального номера с символом E.

3. Пункты в полиграмме целесообразно располагать в порядке возрастания в начале номера с символом K, без изменения номе ров возле символа E, а после изменения номера с символом E ну мерацию с символом K можно начинать с начала, то есть с номе ра 1K.

4. Пункты, образующие в полиграмме непрерывную последо вательность при одном номере с символом E, удобно нумеровать непрерывным рядом чисел.

5. Установочные пункты не имеют конкретных номеров, так как при подсчете количества пунктов в полиграмме они не учи тываются. Целесообразно место установочного пункта опреде лять в начале нумерации чисел с символом K при определенном номере с символом E.

Примечание. Перед запуском работы полиграммы целесообразно проверить на катастрофические отказы схемы памяти подавтоматов Si ИА А, как это делалось в автомате 4-го рода. При обнаружении ката строфических отказов такие подавтоматы Si ИА А должны быть от ключены от функционирования и заменены новыми (работоспособ ными) или учтены при работе полиграммы.

Правильной называют полиграмму, которая будучи реализован ной в автомате, синтезированном формальными методами, приводит к функционированию надежной работы устройства, соответствующе го своему назначению.

Задание автомата в табличном виде, в виде графа, в виде поли граммы или каким-то другим способом является творчеством проек тировщика. Проектировщик перед заданием автомата, с одной сторо ны, должен полностью разобраться в работе объекта и временных по следовательностях управляющих воздействий, необходимых при управлении объектом, а с другой стороны – владеть методами фор мального синтеза автоматов по полиграмме на доступной ему эле ментной базе со схемами автоматной памяти сверхбольших инте гральных схем (СБИС). Проверка правильной (корректной) работы полиграммы или спроектированного управляющего устройства мо жет быть выполнена средствами моделирования устройства на ком пьютере [74].

В процессе формулирования полиграммы происходит своеоб разный анализ метода решения задачи на этапы, шаги и пункты, рас пределенные во времени, осмысление комплексного решения задачи при реализации всех пунктов, шагов и этапов. Выбранные решения в процессе формулирования программы обычно многократно пере сматриваются с целью достижения наилучшей организации управле ния объектом и получения лучших показателей реализуемой системы (минимум затрат, максимум быстродействия, увеличение надежности и так далее).

В связи с иерархической способностью внутренней организации полиграмм необходимо при формулировании решения задачи сначала выделить весь ход обработки частной информации. Обобщенная часть может быть предусмотрена разработчиком и задана в поли грамме более общего уровня.

В целом процесс формулирования полиграммы носит творче ский характер и, к сожалению, мало формализуем. Автор предлагают некоторые рекомендации при написании полиграммы.

1. Начинать описание полиграммы целесообразно с общей ин формации алгоритма, в рамках которого идет обработка всего про цесса решения задачи.

2. Процесс расщепления общей информации алгоритма на уров ни возможен при иерархическом характере обработки информации во время решении задачи.

3. При описании иерархического процесса обработки информа ции целесообразно рассматривать, во-первых, раздельно каждый процесс в виде своей частной полиграммы, и, во-вторых, каждый пункт частной полиграммы рассматривать во временной последова тельности как пункт всей полиграммы.

4. При анализе пунктов полиграммы необходимо учитывать пункты всех уровней полиграммы, которые все вместе описывают обобщающие состояния ИА А и его реакцию на все входные сигналы.

5. Временная последовательность пунктов полиграммы должна приводить управляемый объект в требуемое состояние. В этом и на ходит выражение иерархический (или любой другой) алгоритм реше ния задачи.

6. При написании полиграммы необходимо достаточно подробно описать входные и выходные сигналы управляемого объекта и пред ставить их в кратких и выразительных обозначениях, чтобы не созда вать при этом сложности при формулировании пунктов полиграммы.

7. Формулирование полиграммы надо начинать с установочного пункта. Если в полиграмме предусмотрено несколько установочных пунктов, то начинать можно с произвольного, если между ними нет приоритета.

8. Структура полиграммы должна отражать автоматный принцип многократного преобразования информации за счет возврата в исход ное положение. В связи с этим в полиграмме должен быть путь из на чального пункта через последовательность пунктов к начальному пункту. В связи с этим целесообразно вначале описать пункт за пунк том цикл с начальным пунктом (состоянием), а затем промежуточные циклы полиграммы.

9. Необходимо проверить согласование во времени процессов, происходящих в управляемом объекте и в автомате. При несогласо вании во времени процессов необходимо скорректировать полиграм му.

После написания полиграммы и проверки ее на согласование во времени процессов, происходящих в управляемом объекте и в ав томате, считается, что задание ИА А полиграммой закончено.

Заключение В данном разделе рассмотрены способы задания реконфигури руемых многофункциональных автоматов Мараховского в виде таб лиц переходов, выходов и таблицы сохранения состояний, а также в виде направленных графов. Описана математическая модель иерархи ческого абстрактного автомата с многофункциональной системой ор ганизации памяти и ее способы задания.

В конце раздела предложено описание иерархического автомата в виде полиграммы в отличие от микропрограммы и автограммы для описания классических автоматов Мили и Мура, которая позволяет осуществлять задание предложенных реконфигурируемых много функциональных и иерархических автоматов.

ЧАСТЬ ОСНОВЫ ПОСТРОЕНИЯ СХЕМ АВТОМАТНОЙ ПАМЯТИ Введение В 1918 году русский ученый Михаил Александрович Бонч Бруевич создал ламповый триггер, способный сохранять одну двоич ную цифру. Это изобретение положило фундамент электронным циф ровым компьютерам [74]. В дальнейшем, в США этот триггер стали называть автоматом Мура с нетривиальной памятью в честь амери канского математика, начавшего изучение правильных автоматов [24].

Построение монофункциональных схем памяти (триггеров) и ме тодов построения на их базе компьютерных устройств, работа кото рых рассматривается в автоматное дискретное время, считается почти завершенной темой [9;

12–14;

18–21;

24–26;

32;

40;

42–43;

46;

90–91;

94–95;

104–106;

108;

114–117;

119–121;

124–132;

135–136;

140;

143].

Актуальным направлением снять ограничения двоичных схем па мяти стала разработка многофункциональных схем памяти. Исследо вания в области создания многофункциональных схем памяти рас смотрены многими известными учеными ХХ века. В первую очередь нужно выделить работы представителей научных школ В. М. Глушко ва [24–26;

113], М. А. Гаврилова [21], А. Д. Закревского [36], Е. Е. Ев реинова и Н. В. Парангишвили, [32], и многих других известных уче ных в мире. Схемы памяти, в которых осуществлялось управление многофункциональными функциями возбуждения и функций выходов двоичных схем памяти, не дало ожидаемых результатов. Ограничения производительности современных компьютерных систем и сетей про исходят за счет неизменяемых функциональных возможностей эле ментарных схем памяти (триггеров), которые влияют на принципы и методы теории проектирования устройств компьютеров и компьютер ных систем.

Иначе обстоит дело с элементами автоматной памяти, такими как многофункциональные (МФСП) и многоуровневые (МУСП) схемы памяти, и методами построения реконфигурируемых устройств с ис пользованием свойств изменять структуру запоминаемых состояний МФСП и МУСП еще на «элементном» уровне [59;

64].

Это объясняется тем, что в схемах автоматной памяти (МФСП), в которых входной сигнал еj() сохраняет определенные состояния подмножества (блока j), появляются новые функции переходов, что расширяет функциональные возможности устройств компьютерных систем.

Значительное место в данной части уделено разработке принци пов и методов проектирования многоуровневой схемы памяти с авто матом стратегии, которые могут запоминать одновременно общую и частную информацию и изменять структуру запоминания состояний частной информации под влиянием состояний общей информации.

Широкий смысл многофункциональности заключается в возмож ности использования аппаратуры при различных режимах работы и различных типах интерпретации [32].

Базовая схема памяти тоже может быть многофункциональной и способной работать в разных блоках (подмножествах) j и i своих со стояний под влиянием соответствующих еj() входных сигналов, из меняя отображения информации (не менее двух) X}ej{A}, где еj - функциональность, определяющий пару функций е сохранения состояния и 2 выходов или пару функций у, в1, в2, н соответст вующих переходов и выходов элементарного многофункционального автомата [64]. Структура многофункциональной схемы памяти (МФСП) заключается в том, что она имеет матричную структуру бло ков состояний памяти j и i (табл. 2.1). Переходы в такой схеме памя ти происходят по двум переменным: xi(t) и ej(). Смысл многофунк циональности базовой многофункциональной схемы памяти (МФСП) заключается в том, что она имеет возможность использовать альтер нативные блоки j и i состояний схемы памяти, а также работать не только в детерминированном однозначному режиме при переходе из одного состояния аi в другое ак состояние одного только блока (рис. 3.3), но и в детерминированном однозначно укрупненном режи ме при переходе из состояния аі блока j в другое ак состояние опре деленного блока i (аі j;

ак i) (3.4). Базовая многофункциональная схема памяти (МФСП) может работать в заданном режиме при пред полагаемом переходе в другое ак состояние по мере вероятности Р1 в определенном блока j (рис. 3.5) и при вероятностном переходе в дру гое ат состояние по мере вероятности Р2 в определенном блока і со стояний схемы (рис. 3.6), а также в нечетком режиме при нечетком переходе в другое ан состояние нечеткого подмножества QH, состоя щее из определенных блоков j (рис. 3.7). Создание базовой МФСП и на ее основе многоуровневых схем памяти (МУСП) расширяет совре менные основы вычислительной техники и предоставляет качественно новые возможности. Они способны повысить скорость перестройки алгоритмов функционирования компьютерных устройств, расширить функциональные возможности систем, увеличить продолжительность существования систем на различных уровнях обработки информации, а также осуществить одновременную обработку общей и частичной информации на основе иерархического принципа программного управления, что невозможно осуществить на компьютерных устрой ствах с памятью на триггерах.

4. Основные понятия элементарных схем памяти 4.1. Основы моделирование компьютерных схем При моделировании схем памяти надо один и тот же класс схем (с обратной связью – «петлями») последовательно вычислять несколько раз, используя предыдущие значения пока значение на всех узлах это го класса схем не будут совпадать друг с другом. В этом случае полу чаем устойчивые значения выходных сигналов в схемах памяти.

Деление на комбинационные и схемы памяти удобно при модели ровании потенциальных схем. При моделировании многотактовых (динамических) систем без петель в одном классе логических элемен тов все схемы описываются как комбинационные.

Математическая модель может быть получена наложением буле вых функций, решения которых соответствует преобразованию ин формации в логическом элементе в условный тактовый момент. Дан ная модель изоморфна реальным логическим устройствам, потому что описывается системой булевых уравнений непосредственных связей, что соответствует тактовым применениям в реальных устройствах.

Логическая 1(1-1’) Логическая неопре деленность «0,5»

Логический 0(0’-0) Рис.4.1. Изменение значения сигнала при переходе от нулевого значения к единичному Сигнал х в реальных устройствах имеет значение логической единицы и значение логического нуля. Значение сигнала, которое находится в промежутке этих двух значений (1 и 0) считается неопределенным и этому значению присваивается значение «0,5». Значения сигнала х представлены на рис. 4.1.

При вычислении значений в схемах памяти значения на всех уз лах в момент t и (t+k) могут совпадать. Когда k = 1, дальнейшее вы числение значений останавливается, потому что получены все устой чивые значения.

y(t) = y(t + k) (4.1) При k 1 дальнейшее вычисление значений также останавливает ся, потому что схема не имеет устойчивых значений. Когда при мате матическом моделировании во время устанавливающего процесса (k = 1) существуют на некоторых узлах значение сигнала «0,5», то это го ворит либо о некорректности построения детерминированного дис кретного устройства, или о появлении на его узлах запрещенной по следовательности входных сигналов [57].

Впервые методику моделирования компьютерных схем в отделе Глушкова предложил и применил в 1962 году молодой ученый к.т.н.

Мацевитый Л.В. при разработке «Малой интегрирующей машины (МИМ)». В 1970 году на основе этой методики под руководством Ма раховского Л.Ф. были разработаны программы по моделированию цифровых схем, на основе которых моделировались большие инте гральные схемы и схемы вычислительной машины [56–57].

В настоящее время используют программу имитационного моде лирования в электронике (Electronics Workbench), которая была разра ботана в 1989 году в г. Торонто (Канада) компанией Interactive Image Technologies [43;

74].

4.2. Элементарные схемы памяти Запоминающие схемы памяти, которые используют при канони ческом методе синтеза автомата, является элементарными автоматами с полной системой переходов, выходов и функциями сохранения со стояний.

Полнота системы переходов элементарного автомата определяет, что для каждой пары внутренних состояний автомата, которые сохра няются при одном сохраняющем e() входном сигнале, найдется входной сигнал х(t), который переведет автомат с одного состояния в другое.

Полнота системы выходов элементарного автомата определяет, что в каждом состоянии автомат создает сигнал yі, который отличает ся от сигналов, которые возникают в других состояниях автомата.

Определение 4.1. Монофункциональную элементарную схему па мяти назовем одноуровневым элементарным автоматом (ОЭА), обла дающим полной системой переходов и выходов при запоминании всех состояний автомата только при одном сохраняющем e() входном сигнале.

В компьютерах в настоящее время широко используют моно функциональные элементарные автоматы (триггеры), обладающие полной системой переходов и выходов с двумя внутренними состоя ниями, которые сохраняются при одном сохраняющем e() входном сигнале [125].

5. СТРУКТУРНАЯ ОРГАНИЗАЦИЯ МНОГОФУНКЦИО НАЛЬНЫХ СХЕМ ПАМЯТИ 5.1. Многофункциональные элементарные автоматы с памя тью. Основные понятия.

Расширим класс монофункциональных триггерных схем памяти до уровня многофункциональных за счет разработки новых принци пов и методов структурной организации многофункциональных.

Принцип структурной организации многофункциональных схем па мяти (МФСП) заключается в том, что используются n логических элементов ИЛИ-НЕ (И-НЕ), которые разбиваются на m (m n) групп.

Выходы элементов одной группы не связаны с входами своей группы логических элементов. Они соединяются с входами элементов других групп схемы памяти по одному из определенных законов (например, с входами всех остальных логических элементов или входами только элементов двух, трех и т.д. из m групп элементов). Один из свободных входов каждого i-го элемента соединяется с входами устанавливаю щей входной шины, а второй из свободных входов каждого i-го эле мента соединяется с входами сохраняющей входной шины схем памя ти.

Принцип запоминания состояний в МФСП заключается в том, что устанавливающие хi(t) входные сигналы, которые поступают на узлы устанавливающей входной шины, однозначно устанавливают выход ные значения хотя бы одного логического элемента i-ой группы. Вы ходные значения установленного элемента через свои выходные структурные связи удерживает в инверсном состоянии выходные зна чения других элементов схемы памяти, которые, в свою очередь, че рез обратные структурные связи подтверждают установленные вы ходные значения логических элементов при воздействии на них одно го из сохраняющих еj() наборов входных сигналов, подаваемых по сохраняющей входной шине. Эти установленные значения сохраня ются.

Определение 6.1. МФСП назовем одноуровневым многофункцио нальным элементарным автоматом (МЭА) с полной системой перехо дов и полной системой выходов при реализации каждой из re (re 1) функций e сохранения состояний.

МЭА можно функционально представлять как re одноуровневых элементарных автоматов, каждый из которых запоминает все свои со стояния только при одном из различных соответствующих сохраняю щих еj() ( j 1, re ) наборах входных сигналов.

5.2. Метод микроструктурного синтеза элементарных МФСП Рассмотрим метод микроструктурного синтеза, который позволя ет построить асинхронную МФСП класса L из логических элементов функционально полной системы.

Воспользуемся комбинационной схемой ИЛИ-НЕ, реализующей такую функцию:

_ y f ( a ) f ( x ) f ( e), (5.1) где f(a) - функция от произвольного входного сигнала, поступающего из выхода элемента другой группы для запоминания состояния в МФСП;

f(х) - функция от произвольного устанавливающего хi(t) набора входного сигнала;

f(е) - функция от произвольного сберегающего еj() набора вход ного сигнала.

Комбинационную схему (5.1.) Назовем базовым автоматом с од ним состоянием или проще базовым автоматом (БА). Простейшие БА - это логические элементы типа И-ИЛИ-НЕ, ИЛИ-НЕ или И-НЕ.

Метод микроструктурного синтеза асинхронных МФСП класса L состоит из следующего алгоритма. Берем n БА и разбиваем их на на m (mn) групп. БА в каждой i-ой (i = 1, 2,..., m) группе не имеют обрат ных связей, потому что их выходные узлы не присоединяются к вход ным узлам БА данной i-й группы. Выходы БА i-й группы соответст венно соединены непосредственно или через схему разделения ИЛИ (И) с входами f(a) всех БА других групп. Один из свободных входов zi каждого i-го БА соединяется с входами устанавливающей входной шины ШХ, а второй из свободных входов ui каждого i-го БА соединя ется с входами сохраняющей входной шины ШЕ схемы памяти. На входные узлы zi могут поступать устанавливающие х(t) входные сиг налы, а на входные узлы ui могут поступать сохранящие е() входные сигналы. Устойчивые выходные сигналы на выходных узлах уj БА со ответствуют состояниям аj МФСП.

Устанавливающие х(t) входные сигналы МФСП однозначно уста навливают определенное состояние аj(t) схемы памяти. Функцию х возбуждения в элементарном автомате можно описать в векторном виде:

ai (t ) x [ x (t )]. (5.2) Значение двоичного набора на входных узлах zj МФСП при дей ствии устанавливающего х(t) входного сигнала характеризуется тем, что только на входных узлах БАj одной i-й группы входной сигнал может иметь значение, которое равно пассивному сигналу 0(1) хотя бы на одном БАj, а на входных узлах БАj других групп значения вход ного сигнала должно быть равным активному сигналу 1(0). Сохра няющий еj() входной сигнал МФСП может запомнить одно из со стояний аj(), определенного блока j состояний, предварительно оп ределенное устанавливающим хi(t) входным сигналом. Функцию е хранения состояния в элементарном автомате можно описать в век торном виде:

a (T ) e [a (T ), e( )], a (t ) a ( ). (5.3) Значение двоичного набора на входных узлах uj МФСП при дей ствии сберегающего е() входного сигнала характеризуется тем, что хотя бы в двух группах МФСП на входных узлах БА должны быть входные сигналы, значение которых равно пассивному сигналу 0(1).

Число К запоминающих состояний при определенном сохраняющем е() входном сигнале равно количеству групп МФСП, на входах кото рых значение входного сигнала на узле uj равно пассивному сигналу 0(1). Так, значение числа К может изменяться в зависимости от сбере гающих е() входных сигналов от 2 до m. Состояние аi МФСП ото ждествляется с состоянием значений выходных сигналов уj БАj только одной группы, если хотя бы один из выходных сигналов уj этой груп пы равен активному сигналу 1(0). Единичное значение выходного сигнала уj в этой группе МФСП называют активным, потому что этот выходной сигнал уj действует на БАj других групп, устанавливая на них выходные сигналы уj, равные логическому нулю. Характеристи (5.4) ческое число Кi запоминающих состояний i-й группы вычисляется по формуле:

где R - число БА в i-ой группе МФСП.

Число Кi запоминающих состояний i-й группы МФСП представ ляет собой блок i состояний. Переход из состояния ак в состояние аs в блоке i состояний возможен при изменении сберегающего е() вход ного сигнала. Такой переход назовем укрупненным.

Функцию у укрупненного перехода можно представить в вектор ном виде:

a( ) y [a(t ), e()];

a(t ) a( );

a(t ), a( ) i. (5.5) Так, число запоминающих состояний МФСП можно представить в матричном виде (табл. 2.1), где строки матрицы определяют блоки j состояний, запоминающиеся при соответствующих сохраняющих еj() входных сигналах, а столбцы матрицы - блоки i состояний, ко торые устанавливаются соответствующими устанавливающими хi(t) входными сигналами. Однозначный переход из состояния аi в состоя нии ак блока j состояний (в строке матрицы) выполняется под влия нием устанавливающих хi(t) входных сигналов (рис. 3,3), а укрупнен ный переход в новое состояние в блоке i состояний - под воздействи ем сохраняющих е() входных сигналов (рис. 3,4). Триггерные схемы и МСП имеют только один блок состояний. Эта характеристика ука зывает, что монофункциональные схемы памяти (триггеры и МСП) это частный случай МФСП. Рассмотрим в виде таблиц задания моно функциональных (табл. 5.1) и многофункциональных (табл. 5.2) схем памяти, что подтверждает этот вывод.

Таблица 5. Задание блока состояний монофункциональных схем памяти Функция выходов в МФСП зависит от установленного входным словом р = х, е состояния а. При этом возможны два случая: когда реализуется функция е сохранения состояния (5.3) или функция у укрупненного перехода (5.5).

Функция 1 выходов, которая зависит от состояния автомата a(t-1) и устанавливающего х(t) входного сигнала, характеризует автомат пер вого рода и в векторной форме имеет вид:

у(t) = 1 [a(t-1), х(t)]. (5.6) Таблица 5. Задание матрицы состояний многофункциональных схем памяти Функция 2 выходов, которая зависит от функции е сохранения состояния, характеризует автомат второго рода и в векторной форме имеет вид:

у(Т) = 2 [a(t), a()];

a(t) = a(), (5.7) или у(Т) = 2 [a(Т)], а(Т) = a(t) U a(). (5.8) Функция 2 выходов обеспечивает сохранение установленного состояния а(Т) на протяжении такта Т автоматного непрерывного времени. Функция 3 выходов в МФСП зависит от функции у укруп ненного перехода, который осуществляется во внутреннем такте ав томатного непрерывного времени, и ее можно представить так в век торном виде:

y() = 3 [a(t), e()]. (5.9) Функция 3 выходов характеризует автоматы третьего рода, ко торая определяет направление выходного сигнала в зависимости от сохраняющего сигнала e().

5.3. Символьный язык описания элементарных многофункциональных схем памяти Символьный язык описания элементарных схем памяти (тригге ров, МФСП), с помощью которого можно формальными способами определить их основные характеристики: количество используемых логических элементов, устанавливающих и сохраняющих входных сигналов. Зная основные характеристики (параметры) элементарной схемы памяти, проектировщик осмысленно может выбрать элемен тарную схему памяти, необходимую для логического проектирования сложного устройства.

К наиболее известным двоичным элементарным схемам памяти относятся триггеры, построенные на базе RS-триггера [17;

125], кото рый является частным случаем МФСП [64]. Такие схемы характери зуются тремя основными параметрами: М - количеством сохраняю щих устойчивых состояния а, каждое из которых соответствует опре деленному выходному сигналу схемы памяти у2(Т);

rx - количеством устанавливающих входных сигналов x(t) и rе - количеством сохра няющих входных сигналов е(), которые формально связаны со структурой МФСП. Основные структуры МФСП, созданные на логи ческих элементах И-НЕ, ИЛИ-НЕ или И-ИЛИ-НЕ, названы базовыми автоматами (БА), а их параметры определяются предложенными фор мулами.

Схемы памяти состоят из групп БА (элементов), группы которых взаимосвязаны между собой цепями обратных связей, а характеристи ческое число запоминающих состояний Кi в і-й группе определяется по формуле:

К i 2 Ri 1 (5.10).

Так, количество М устойчивых состояния а() МФСП, хранящих ся под воздействием сохраняющих е() входных сигналов, определя ется формулой:

m М = Ki, (5.11) i где Ki - характеристическое число і-й группы МФСП.

Общее количество rx различных наборов устанавливающих x(t) входных сигналов МФСП определяется формулой:

rx = М + 1, (5.12) М - количество устойчивых состояний МФСП, которые сохра где няются;

1 - дополнительный набор устанавливающего xp(t) входного сиг нала, однозначно устанавливающего состояние ар(t), которое не со храняется ни при одном наборе сохраняющего е() входного сигнала МФСП. Такой набор устанавливающего xp(t) входного сигнала в де терминированных устройствах является запрещенным [125].

Общее число rе различных наборов сберегающих е() входных сигналов МФСП можно определять формулой:

m K rе = (5.13) i i Структуру МФСП можно описать символьным числом. Символь ное описание элементарного устройства памяти позволяет в виде по зиционного числа (десятичного или шестнадцатеричного) представить структуру МФСП. Это число должно характеризовать структуру так, чтобы используя число, можно было бы формальными методами вы числить основные параметры схемы памяти, на основе которых вы полнить выбор оптимальной, на взгляд проектировщика, структуры и построить ее на логических элементах в виде функциональной схемы памяти [64].

В символьном описании МФСП целесообразно ввести многораз рядное десятичное число, количество разрядов которого соответству ет количеству групп логических элементов в МФСП, а каждая цифра количество логических элементов в той или иной группе. Максималь ное количество разрядов десятичного числа будет равна 10, что соот ветствует ограничению числа групп до 10 в структуре МФСП. Эти ог раничения чисто условные, хотя и соответствуют в некоторой степени ограничением многих базовых элементов ИЛИ-НЕ (И-НЕ) интеграль ных схем [57].

Символьное многоразрядное число, определяющее структуру МФСП в десятичной системе счисления, имеет ограничения количе ства логических элементов И-НЕ (ИЛИ-НЕ) в каждой группе до 9, что соответствует реальным ограничением интегральных схем [57]. Коли чество разрядов, характеризующих структуру МФСП в десятичной системе счисления, имеют ограничения на количество возможных входов в используемых логических элементах (в данном символьном описании - до 10). В символьном описании структура МФСП задается количеством логических элементов в каждой і-й позиции числа и ко личеством групп (разрядов) в самом числе.

5.4. Исследование возможных вариантов многофункциональных схем памяти в символьном числе МФСП проектируется с определенным количеством логических элементов n (n 2 ), разделенных на m (m n) групп. Количество вари антов структурных решений МФСП из n логических элементов быст ро растет при соответствующем росте количества логических элемен тов.

Например:

если n = 2, символьный описание структуры МФСП описывается только одним числом 11 (триггер RS-типа);

если n = 3, существуют два символьных описания структуры МФСП: 12, 111 (записи 12 и 21 одинаковы при построении структуры МФСП);

если n = 4, существуют четыре варианта описания МФСП: 22, 13, 112, 1111.

если n = 5, существуют шесть вариантов описания МФСП: 14, 23, 113, 122, 1112, 11111 и так далее.

Выбор структуры МФСП из необходимых параметров M, rx, re осуществляет сам разработчик еще на уровне символьного описания структуры МФСП.

Если при выборе структуры МФСП за критерий взять только один из основных параметров M, и количество n логических элемен тов, используемых в структуре МФСП, то n находится в следующих пределах:

log2 M n M (5.14) Выбор структуры МФСП при определении основных параметров достаточно формализованный, и его можно реализовать на современ ных компьютерах [27].

Для получения результатов, которые получаются при использова нии символьного описания при выборе МФСП, можно выполнить следующие шаги:

1. При символьном описании МФСП можно определить его ос новные параметры: М - количество запоминаемых устойчивых со стояний;

rx - количество устанавливающих xі(t) входных сигналов и rе - количество сохраняющих входных сигналов еj(), а так же выбрать необходимый критерий (удовлетворяющей полученным результатам основных параметров) для логического проектирования МФСП, кото рое необходимо для создания перспективных реконфигурируемых устройств вычислительных машин и сетей.

2. Выбирая с учетом основных параметров необходимую МФСП, можно построить ее функциональную схему на базе логических эле ментов (И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ), а также найти ее описание в ви де системы логических уравнений, когда это необходимо, для имита ционного моделирования схемы памяти.

3. Находим описание в виде системы логических уравнений схе мы памяти. С помощью методов анализа определяем ее параметры:

наборы устанавливающих xі(t) входных сигналов и наборы сберегаю щих еj() входных сигналов, которые сохраняют установленные со стояния или изменяют структуру их запоминания. Наборы устанавли вающих xі(t) входных сигналов соответственно устанавливают со стояния аі(t) в МФСП и при дальнейшем поступлении наборов сбере гающих еj() входных сигналов запоминает эти состояния аі() в оп ределенных блоках j (аі(t) = аі() j) состояний МФСП или осуще ствляет укрупненные переходы в определенные состояния блоков j (аі(t) аk();

аі(t) i;

аk();

j) при внутреннем такте за один машинный такт Т.

Таким образом, становится ясно, что для работы многофункцио нальных схем требуются два набора входных сигналов: устанавли вающий и сохраняющий еj(), которые поступают за один такт ма шинного времени Т (Т=t+). Особенностью этих двух наборов вход ных сигналов является то, что устанавливающий xі(t) поглощает со храняющий еj(), если они поступают в один и тот же час.

e (t ) xі(t) = xі(t) (5.15) j Это очень важное понятие, которым мы будем руководствоваться в дальнейшем при рассмотрении функционирования схем памяти.

5.5. Синтез многофункциональных схем памяти по символьному описанию Символьное описание МФСП в виде десятичного числа содержит все необходимые элементы для структурного синтеза асинхронной МФСП. В этом описании рассматривается информация о количестве используемых элементов, о количестве групп, на которые разбиты ло гические элементы, и о количестве логических элементов в этих груп пах. Однако, в этом описании нет информации о том, на каких логиче ских элементах будет реализована МФСП и в каком классе памяти - L или LM. Выбор логических элементов и класса схем памяти – дело са мого разработчика МФСП.

Выбор типов логических элементов определяется количеством входов в логическом элементе, быстродействием логических элемен тов, их потребляемой мощностью или необходимостью использовать в виде активного сигнала (входящего или выходящего) в элементе ло гическую единицу или ноль.

После выбора типа логических элементов с определенными ха рактеристиками можно определить класс самой МФСП. Многофунк циональные схемы памяти класса L имеют больше, чем МФСП класса LM, количество входов в логических элементах, но обладают большим быстродействием и меньшими аппаратными затратами логических элементов ИЛИ, которые в классе LM участвуют в связях между груп пами, причем их количество не превышает количество групп в МФСП.

Для МФСП класса L микроструктурный синтез при символьном описании заключается в следующем.

Берем такое количество логических элементов или И-НЕ, или ИЛИ-НЕ, или И-ИЛИ-НЕ, которое равно сумме цифр в числовом сим вольном описании МФСП. Делим эти логические элементы на такое количество групп, чтобы они равнялись количеству разрядов в число вом символьном описании МФСП, а в каждой группе берем такое ко личество логических элементов, чтобы они равнялись значению соот ветствующей цифры в разряде десятичного числа символьного описа ния МФСП.

Логические элементы одной группы соединяются своими выход ными узлами с входными узлами всех логических элементов других групп. Другие входы логических элементов (не менее двух), которые соединяются с соответствующими входными шинами МФСП, исполь зуются для устанавливающих и сохраняющих входных сигналов. Вы ходные узлы логических элементов соединяются с выходной шиной МФСП.

Для МФСП класса LM микроструктурный синтез при символьном описании предусматривает следующее.

Берем такое количество логических элементов или И-НЕ, или ИЛИ-НЕ, или И-ИЛИ-НЕ, которое равно сумме цифр в числовом сим вольном описании МФСП, и такое количество логических элементов И или ИЛИ, которое равно количеству разрядов в числовом символь ном описании МФСП, где цифра имеет значение большее единицы.

Делим эти логические элементы (И-НЕ, ИЛИ-НЕ, или И-ИЛИ НЕ) на такое количество групп, чтобы оно равнялось количеству раз рядов в числовом символьном описании МФСП. В каждой группе бе рем такое количество логических элементов, которое равно значению соответствующей цифры в разряде десятичного числа символьного описания МФСП, а также такое количество логических элементов И или ИЛИ, которое равно количеству разрядов в числовом символьном описании МФСП, где цифра имеет значение больше единицы.

Логические элементы одной группы связываются своими выход ными узлами (когда цифра в разряде равна единице) или через логи ческий элемент И или ИЛИ (когда цифра в разряде больше единицы) с входными узлами всех логических элементов других групп. Другие входы логических элементов (не менее двух), которые соединяются с соответствующими входными шинами МФСП, используются для ус танавливающих и сохраняющих входных сигналов. Выходные узлы логических элементов (И-НЕ, или ИЛИ-НЕ, или И-ИЛИ-НЕ) соеди няются с выходной шиной МФСП.

Выполняя микроструктурный синтез МФСП при символьном описании схемы памяти, как и при любом синтезе схем памяти, необ ходимо учитывать ограничения логических элементов при количестве допустимых входных узлов и количестве допустимых значений нагру зочной способности логических элементов, используемых для проек тирования МФСП. Допустим, что при построении МФСП использу ются K-входовые элементы И-НЕ, ИЛИ-НЕ и И-ИЛИ-НЕ с разреше ной нагрузочной способностью равной Р1 и R-входовые элементы И и ИЛИ со значением нагрузочной способности равна Р2.

Для МФСП класса L, прежде чем выполнить микроструктурный синтез функциональной схемы при ее символьном описании, необхо димо выполнить проверку на допустимость таких отношений:

m m K Ri 2;

P Ri 1, (5.16) i 2 i m - количество разрядов в символьном числе МФСП;

где Ri - значения i-ой цифры в символьном числе МФСП.

Для МФСП класса LM перед микроструктурным синтезом необхо димо выполнить проверку на допустимость таких соотношений:

m K m 1;

P1 2;

R max( Ri );

P2 Ri 1. (5.17) i В том случае, когда символьное число равно 13, для построения структуры МФСП на логических элементах И-НЕ, ИЛИ-НЕ и И-ИЛИ НЕ при ограничениях K = 5;

P1 = 4;

R = 3 и P2 = 4 заданные соотноше ния удовлетворяют асинхронной схеме памяти МФСП класса L и LM, что обеспечивает корректность синтеза.

Рассматривая ряд чисел, сумма цифр которых не превышает пяти, и выбирая их по символьному описанию МФСП, можно по формулам вычислить значения основных параметров. Определив основные па раметры различных МФСП с допустимыми ограничениями логиче ских элементов, можно осуществить выбор МФСП, который соответ ствует выбранным параметрам. Выполним произвольную выборку структуры МФСП, количество состояний которых запоминаюется, не менее 6. Ближайшими являются символьные числа 22 и 13, которые удовлетворяют критериям.

Рассмотрим пример синтеза функциональной схемы МФСП на элементах И-НЕ и ИЛИ-НЕ, которые описываются символьным чис лом 13. Во-первых, используем четыре элемента И-НЕ или ИЛИ-НЕ.

Их характеристики имеют следующие значения:

m К М (количество запоминаемых состояний) - = 1 +7 = 8;

i i rx (количество устанавливающих входных сигналов) - М + 1 = 9;

m K rе (количество сохраняющих входных сигналов) = 1 7 = 7.

i i Сначала разбиваем элементы на две группы: в первой будет один элемент, а во второй группе - три. В группе, содержащей более одного элемента, все выходные узлы элементов соединяются с входными уз лами элементов других групп (в нашем случае с входом одного эле мента другой группы). Выходной узел элемента группы, состоящей из одного элемента, соединяется с входными узлами элементов группы, состоящей из трех элементов. Свободные два входных узла каждого элемента МФСП соединяем соответственно с входной установочной шиной ШХ и с входной шиной ШЕ МФСП, сохраняющей состояния, а выходные узлы всех элементов - с ее выходной шиной ША. МФСП a1 a2 a3 a & & & & u1 u u2 u z1 z z2 z Рис. 5.1. МФСП класса L на элементах И-НЕ класса L, которые построены на элементах И-НЕ и ИЛИ-НЕ и пред ставлены на рис. 5.1 и рис. 5.2.

a1 a2 a3 a 1 1 1 u1 u u2 u z1 z z2 z Рис. 5.2. МФСП класса L на элементах ИЛИ-НЕ МФСП класса LМ, построенные на элементах И-НЕ и ИЛИ-НЕ (рис. 5.3 и рис. 5.4), имеет еще дополнительные элементы И (ИЛИ), но имеет меньше внутренних связей, при применении их в интегральной схемотехнике очень важно.

& a1 a2 a3 a & & & & u1 u u2 u z1 z z2 z Рис. 5.3. МФСП класса Lм на элементах И-НЕ Таким образом, имея функциональную схему памяти с опреде ленным количеством элементов и используя методику анализа МФСП [57;

64], можно определить количество устанавливающих и сохра няющих входных сигналов, количество состояний, которые запоми наются при определенных сохраняющих входных сигналах, а также количество элементарных входных слов: однозначных и укрупненных [64].

a1 a2 a3 a 1 1 1 u1 u u2 u z1 z z2 z Рис. 5.4. МФСП класса Lм на элементах ИЛИ-НЕ 5.6. Определение входных слов схем автоматной памяти 5.6.1. Определение однозначных элементарных входных слов Определение допустимых однозначных элементарных входных слов р0(Т) МФСП состоит из подбора множества входных слов р0(Т), содержащих пары последовательных наборов устанавливающих хі(t) входных сигналов, которые однозначно устанавливают состояния аі, и наборов сберегающих еj() входных сигналов, при которых запоми наются установленные состояния аі.

Сначала определяем множество наборов устанавливающих хі(t) входных сигналов, которые однозначно устанавливают выходные сигналы на узлах логических элементов И-НЕ (ИЛИ-НЕ) МФСП. Ха рактерной особенностью наборов устанавливающих хі(t) входных сиг налов является наличие активных единичных значений сигналов на входных узлах логических элементов И-НЕ (ИЛИ-НЕ) всех групп, кроме і-й.

Количество различных наборов устанавливающих хі(t) входных сигналов, которые однозначно устанавливают состояния аі(t), сохра няющиеся при наборах еj() входных сигналов в i-й группе, соответ ственно равно характеристическому числу Кі і-ой группы, определяе мое по формуле (5.4) [64].

Количество rx различных наборов устанавливающих хі(t) входных сигналов, которые однозначно устанавливают выходные сигналы на узлах логических элементов И-НЕ (ИЛИ-НЕ) МФСП, определяется по формуле (5.11) [64].

Рассмотрим МФСП класса L на элементах ИЛИ-НЕ, описываемо го символьным числом 22 (рис. 5.5).

Рис. 5.5. МФСП класса L Существует единый набор устанавливающего хр(t) входного сиг нала, который имеет значение единицы на всех входных узлах логиче ских элементов И-НЕ (ИЛИ-НЕ) в МФСП и однозначно устанавливает выходные сигналы всех логических элементов И-НЕ (ИЛИ-НЕ) в МФСП в ноль во время промежутка воздействия этого входного сиг нала хр(t). Это состояние не запоминается ни при одном наборе еj() входных сигналов. Принимая во внимание эти особенности, определя ем наборы устанавливающих входных сигналов МФСП на элементах ИЛИ-НЕ (рис. 5.5), которые представлены в табл. 5.3.

Последовательно подавая наборы устанавливающих хі(t) входных сигналов (см. табл. 5.3) на входные узлы zi логических элементов ИЛИ-НЕ в МФСП (рис. 5.5), однозначно определяем состояния аі, ус танавливаемых на выходных узлах МФСП (см. табл. 5.4).

Таблица 5. Наборы устанавливающих хі(t) входных сигналов Входной сигнал хi x1 x2 x3 x4 x5 x6 x z1 1 1 1 1 1 0 z2 1 1 1 1 0 1 z3 1 1 0 0 1 1 z4 1 0 1 0 1 1 При этом надо учитывать, что на входных узлах ui логических элементов ИЛИ-НЕ в МФСП, при поступлении устанавливающих хі(t) входных сигналов на входные узлы zi, значения должны быть равны логическому нулю, т.е. неактивному сигналу для логических элемен тов ИЛИ-НЕ. Это определяется правилом, что при одновременном по явлении наборов хі(t) и еj(t) входных сигналов еj(t) поглощается (5.16).

Наборы сберегающих еj() входных сигналов МФСП характери зуются тем, что на входные узлы ui хотя бы двух групп должны по ступать хотя бы по одному пассивному входному сигналу, значения которых равны логическому нулю в каждой из этих групп.

Таблица 5. Однозначные состояния МФСП, которые установливаются набором хі входных сигналов Набор входных Состояния у1 у2 у3 у сигналов хі Аj x1 А 0 0 0 x2 А 0 0 0 x3 А 0 0 1 x4 А 0 0 1 x5 А 0 1 0 x6 А 1 0 0 x7 А 1 1 0 На входные узлы ui других логических элементов ИЛИ-НЕ можно подавать входные сигналы, значение которых равно активной логиче ской единице. В этом случае выполняться условие, которое означает, что в ходе внутреннего такта входные сигналы на узлах zi() равны логическому нулю. Множество re сберегающих наборов еj() входных сигналов МФСП определяются по формуле (5.14) Определим множество сохраняющих наборов еj() входных сиг налов МФСП с учетом их особенностей (табл. 5.5) [72].

Таблица 5. Наборы сохраняющих еj() входных сигналов Набор сохраняющих еj() входных сигналов Входной сигнал ui е1 е2 е3 е4 е5 е6 е7 е8 е u1 1 1 1 0 0 0 0 0 u2 0 0 0 1 1 1 0 0 u3 1 0 0 1 0 0 1 0 u4 0 1 0 0 1 0 0 1 Исследуя табл. 5.5, приходим к выводу, что набор А0 (см. табл.

5.4) выходных сигналов, полученных под влиянием набора устанав ливающего х1 входного сигнала, не запоминается ни при одном наборе еj() входных сигналов. Набор устанавливающий х1(t) входного сиг нала при переходе к любому набору еj() входных сигналов приводит к вероятностному переходу в состояние, запоминающееся во множе стве конкретного сохраняющего набора еj() входных сигналов.

Это качественно новый вероятностный переход, который осуще ствляет переход к неизвестному состоянию аі определенного подмно жества состояний МФСП.

Определим состояния Аj, запоминающихся на выходных узлах ai МФСП при наборах сохраняющих еj() входных сигналов МФСП (табл. 5.6).

Таблица 5. Запоминающие состояния МФСП при еj() входных сигналах Состояния МФСП, которые запо Набор еj() входных сигналов минаются под воздействием наборов еj() входных сигналов е1 А1, А е2 А2, А е3 А3, А е4 А1, А е5 А2, А е6 А3, А е7 А1, А е8 А2, А е9 А3, А Например, под воздействием входного слова р(Т) = х1(t), e9() МФСП, подаваемого на входные узлы МФСП за один машинный такт Т, осуществляется переход в определенное однозначное подмножест во состояний А3 и А6, но в какое именно состояние А3 или А6, - неиз вестно. Такой переход возможен, только когда МФСП функционирует в вероятностном режиме. Поэтому, набор устанавливающего х1(t) входного сигнала МФСП, работающий в детерминированном режима, является запрещенным.

Это качественно новая теория построения автоматных схем памя ти [64], что позволяет осуществлять переходы по двум переменным входного слова р = х, е.

Одна из задач данного раздела - это разработка методологии оп ределения входных слов элементарных МФСП.

При анализе МФСП (рис. 5.5) из табл. 5.4 и табл. 5.6 выбираем пары наборов входных сигналов хі(t) и еj() таким образом, чтобы со стояние Аі, которое установлено сигналом хі(t) (табл. 5.4), запомина лось при сигнале еj() (табл. 5.6).

Определим количество однозначных элементарных входных слов rpk р0(Т). Общее количество однозначных элементарных входных слов р0(Т) можно определить по формулам:

rp k k rk, (5.19) _ R j ( j 1, m ), (5.20) k (2 k m ) - количество состояний Аі, которые запоминаются где при одном наборе сохраняющего еj() входного сигнала;

rpk - количество различных наборов сохраняющих еj() входных сигналов, которые запоминают k состояний МФСП;

m - количество групп логических элементов И-НЕ (ИЛИ-НЕ) в МФСП.

МФСП (рис. 5.5) имеет общее количество rе различных наборов сохраняющих еj() входных сигналов равное 9. При каждом наборе сохраняющего еj() входного сигнала можно запоминать два состоя ния Аі (табл. 5.6). По формуле (5.19) определяем количество одно значных элементарных входных слов р0(Т) МФСП. Поскольку k = 2 и rpk rk = 9, общее число однозначных элементарных входных слов р0(Т) = 18. Представим однозначные элементарные входные слова р0(Т) МФСП в табл. 5.7.

Таблица 5. Однозначные элементарные входные слова р0(Т) МФСП Входное Входной сигнал Установленное слово р0(Т) устанавливающий Сохраняемый состояние, которое запоминается p1 x2 e1 A p2 x5 e1 A p3 x5 e2 A p4 x3 e2 A p5 x5 e3 A p6 x4 e3 A p7 x6 e4 A p8 x2 e4 A p9 x6 e5 A p10 x3 e5 A p11 x6 e6 A p12 x4 e6 A p13 x7 e7 A p14 x2 e7 A p15 x7 e8 A p16 x3 e8 A p17 x7 e9 A p18 x4 e9 A Однозначно корректные входные слова р0(Т) реализуются в ходе такта t функцией х возбуждения, а в ходе внутреннего такта функцией е сохранения состояний, определяя тем самым функцию выхода МФСП [64]. Однозначные входные слова р0(Т) могут перево дить МФСП в состояние блока j, состояние которого запоминается под влиянием набора сохраняющего еj() входного сигнала.

Выходные сигналы а(Т) МФСП имеют значения, сдвинутые на время, которое равно 2э (задержка прохождения входного сигнала че рез два логических элемента), от начала такта t, и устойчивые значе ния в течение всего внешнего такта Т автоматного непрерывного вре мени [64]. По скорости переключения и характеристикам выходных сигналов у(Т) МФСП имеет такие же данные, как RS-триггеры при по ступлении на них однозначных элементарных р0(Т) входных слов.

При различных наборах сберегающих еj() входных сигналов в блоках j своих состояний МФСП (табл. 5.6) может функционировать как 9 RS-триггеров, имеющих различное множество своих состояний (рис. 5.6).

х х А2 А А1 А х х3 х х e2 e2 х2 х e7 e х х А А2 А А х х3 х3 х х3 х e8 e e5 e х5 х А3 А А4 А х4 х х4 х5 х4 х e3 e3 e6 e х А3 А х х4 х e9 e Рис. 5.6. МФСП работает как 9 триггеров RS-типа 5.6.2. Определение укрупненных элементарных входных слов Укрупненные ру(Т) входные слова отличаются от однозначных р0(Т) входных слов тем, что переходы в них осуществляются с одного состояния в другое в определенном блоке і состояний МФСП и одно временно происходит переход из одного подмножества і состояний в другое подмножество j (табл. 2.1) [59;

64].

Определение допустимых элементарных укрупненных ру(Т) вход ных слов МФСП состоит в подборе множества входных слов ру(Т), ко торые объединяются в пары последовательных наборов устанавли вающих хі(t) входных сигналов, которые однозначно устанавливают выходные наборы уi состояний Аі во время такта t, и наборов сохра няющих еj() входных сигналов, которые переводят МФСП однознач но в состояние Аk (Аі Аk) блока і состояний (Аі, Аk і) во время промежутка между тактами t.


При анализе МФСП (рис. 5.5) из табл. 5.4 и табл. 5.6 выбираем пару хі(t) и еj() входных сигналов таким образом, чтобы состояние Аі, которое установлено сигналом хі(t) (табл. 5.4), имея в первой группе активные выходные сигналы у1 или у2, а сигнал еj() запоминал бы (табл. 5.6) другое состояние Аk (Аі Аk) блока і состояний (Аі, Аk і) с теми же активными выходными сигналами у1 или у2.

Примером такого укрупненного ру(Т) входного слова может быть пара х2, е2 входных сигналов, при которых сигнал х2(t) однозначно ус танавливает состояние А1(t), при котором выходные сигналы у4=1 и у3=0, а сигнал е2() переводит МФСП из состояния А1(t) в состояние А2() (А1 А2), при котором выходные сигналы у4=0 и у3=1, в соответ ствии с функцией у укрупненного перехода [64].

Во множестве укрупненных ру(Т) входных слов существует под множество таких слов, при которых сигнал еj() не изменяется, а на бор устанавливающего хі(t) входного сигнала однозначно определяет активный выходной сигнал определенной і-й группы, который затем во время меняется. Кроме того, во множестве укрупненных ру(Т) входных слов существует подмножество таких слов, при которых сиг нал еj() изменяется при отсутствии набора устанавливающих хі(t) входных сигналов, что приводит к изменению активного выходного сигнала определенной і-й группы во время машинного такта Т.

Элементарное укрупненое ру(Т) входное слово МФСП однозначно корректное, если набор устанавливающего хі(t) входного сигнала и следующий за ним набор сохраняющего еj() входного сигнала во время внутреннего такта машинного такта Т однозначно устанавли вает состояние Аk(). Укрупненное корректное элементарное ру(Т) входное слово (табл. 5.8), которое подается на входные каналы (узлы) МФСП, однозначно определяются функцией у укрупненного перехо да и определяет функцию 3 выхода схемы памяти [72].

Количество корректных укрупненных ру(Т) входных слов для схемы памяти, приведенной на рис. 5.5, можно вычислить по форму ле:

rp y (m 1) Ri K i ( K i 1) 3 2 3 2 36.

Укрупненные элементарные ру(Т) входные слова могут перево дить МФСП в новое состояние блока і состояний, которое имеет ак тивный выходной сигнал только в определенной і-й группе. Укруп ненные ру(Т) входные слова МФСП (рис. 5.5), приведены в табл. 5.8.

Количество таких слов равно 36 (от 20 до 55).

Таблица 5. Укрупненные ру(Т) входные слова ру(Т) хі(t) еj() Аk() р20 х4 е2 А р21 х4 е5 А р22 х4 е8 А р23 х2 е3 А р24 х2 е6 А р25 х2 е9 А р26 х3 е3 А р27 х3 е6 А р28 х3 е9 А р29 х4 е1 А р30 х4 е4 А р31 х4 е7 А р32 х7 е1 А р33 х7 е2 А р34 х7 е3 А р35 х7 е4 А р36 х7 е5 А р37 х7 е6 А р38 х5 е7 А р39 х5 е8 А р40 х5 е9 А р41 х6 е7 А р42 х6 е8 А р43 х6 е9 А р44 х2 е2 А р45 х2 е5 А р46 х2 е8 А р47 х2 е1 А р48 х2 е4 А р49 х2 е7 А р50 х6 е1 А р51 х6 е2 А р52 х6 е3 А р53 х5 е4 А р54 х5 е5 А р55 х5 е6 А Анализируя элементарные р0(Т) и ру(Т) входные слова, приходим к следующим выводам:

для перехода МФСП из одного состояния Аі в другое Аk одно значное р0(Т) входное слово может в течение одного машинного такта Т совершить переход по одной переменной хі(t) входного сигнала в одном блоке j (Аі, Ak j ) своих состояний, что ха рактерно и для триггеров;

для перехода из одного состояния Аі блока s ( Ai s ) в другое состояние Аk другого блока j ( Ak j ) при условии, что Аі, Аk принадлежат блоку m своих состояний, достаточно укрупнен ного корректного элементарного ру(Т) входного слова, которое в состоянии в течение одного машинного такта Т совершить пе реход по двум переменным хі(t) и еj() входными сигналами, что характерно только для МФСП.

Использование таких детерминированных элементарных р0(Т) и ру(Т) входных слов расширяет функциональные возможности тригге ров. Это позволяет осуществлению переходов в течение одного ма шинного такта Т по двум переменным хі(t) и еj() входными сигнала ми, что в принципе невозможно осуществить в триггерах.

Применение различных наборов сохраняющих еj() входных сиг налов позволяет в одном машинном такте Т менять структуру запоми нающих состояний в МФСП, что очень важно при ускорении пере стройки алгоритмов обработки информации.

5.6.3. Вопросы контроля работоспособности базовых схем памяти Как мы видели при анализе базовых схем памяти под влиянием набора устанавливающего хр(t) входного сигнала, когда на всех вход ных узлах логических элементов оказывается одинаковое активное значение равное 1 (0), то на выходных узлах этих схем устанавливает ся пассивный набор одинаковых инверсных значений 0 (1) при соот ветствующих логических элементах ИЛИ-НЕ (И-НЕ) в схеме памяти.

Если в базовой схеме памяти хотя бы один логический элемент вышел из строя при катастрофическом отказе первого типа, и этот ло гический элемент генерирует активное значение равное 1 (0) при ло гических элементах в схеме памяти ИЛИ-НЕ (И-НЕ), то естественно, что базовая схема полностью выходит из строя. На выходных узлах этих схем не устанавливается однозначный пассивный набор одина ковых инверсных значений 0 (1), так как один выходной сигнал неис правного логического элемента ИЛИ-НЕ (И-НЕ) будет генерировать всегда активный сигнал равный 1 (0).

Исходя из теории автоматов четвертого рода, можно спроектиро вать схему, которая контролирует катастрофический отказ первого типа в любой базовой схеме памяти. Организация такой схемы, кото рая контролирует катастрофический отказ в базовой схеме памяти, представлена на рис. 5.7. На рис. 5.7 показана базовая схема памяти, которая может быть или RS-триггером, или МСП, или МФСП.

& z & yk(t) БАЗОВАЯ СХЕМА yk ПАМЯТИ z & yk() 1 & Рис.5.7. Выходные сигналы автомата 4-го рода Она может использовать один входной сигнал, который вместе с синхроимпульсом, формирует набор устанавливающего хр(t) входно го сигнала на узлах логических элементов ИЛИ-НЕ (И-НЕ) базовой схемы памяти, где каждый сигнал из этого набора равен логической (0).

Этот набор устанавливающего хр(t) входного сигнала параллельно через схему И-НЕ (ИЛИ-НЕ) вместе с выходными сигналами базовой схемы памяти подаются на схему ИЛИ (И), выход которой формирует сигнал автомата четвертого рода y4(t). Сигнал автомата четвертого ро да y4(t), когда на выходном узле появляется значение логического 0, свидетельствует о том, что базовая схема памяти работоспособна, а когда - 1, то это свидетельствует, что базовая схема памяти катастро фически вышла из строя и неработоспособна.

Однако, после окончания устанавливающего хр(t) входного сигна ла на входных узлах схемы памяти появляется сохраняющий е() входной сигнал, при котором на входные узлы схемы памяти посту пают пассивные входные сигналы равные логическому 0. При таком сохраняющем е() входном сигнале на выходных узлах хотя бы одно го логического элемента схемы памяти должен появиться активный выходной сигнал равный логической 1, если схема работает правиль но. Если в схеме существует катастрофический отказ второго типа, при котором все выходные сигналы не имеют значения равного логи ческой 1, то такая схема памяти неработоспособна, как и при катаст рофическом отказе первого типа. Сигнал yв3(), сформированный на схеме рис. 5.7, при значении логического 0 свидетельствует о работо способности схемы памяти, а при значении 1 свидетельствует о нера ботоспособности схемы памяти. Таким образом, выходной сигнал y k схемы контроля схемы памяти и свидетельствует о работоспособно сти базовой схемы памяти (рис. 5.7).

Таким образом, можно констатировать, что при любых отказах одного логического элемента в базовой схеме RS-триггера, базовая схема катастрофически выходит из области работоспособности. В ба зовых схемах памяти, таких, как: МСП и МФСП, базовая схема памя ти, как видим, имеет два вида отказов: катастрофические первого и второго типа и не катастрофические. При не катастрофических отка зах МСП и МФСП имеет возможность сужать область своего надеж ного функционирования и существовать как схема памяти. Выявление работоспособной области МСП и МФСП при не катастрофических отказах в схемах памяти возможно осуществлять при их тестирова нии. Катастрофические отказы в схеме памяти, которые приводят полностью к неработоспособности базовой схемы памяти к работе, оказалось можно контролировать, что очень важно в ответственных системах управления, используемым для атомных станций, ракетной техники, самолетной техники, железнодорожного транспорта и т.д.

Заключение Многофункциональные схемы памяти уменьшают аппаратные за траты на одно запоминаемое состояние;

увеличивают функциональ ные возможности, осуществляя перестройку структуры запоминания состояний, которая одновременно обрабатывает общую информацию, представленную в виде наборов сохраняющих входных сигналов, и частную информацию, представленную в виде наборов устанавли вающих входных сигналов, за один машинный такт Т.

Кроме этого, МФСП обладают повышенной надежностью и жи вучестью, что очень важно для использования их при построении компьютерных систем для таких важных объектов, как: атомные станции, воздушный и железнодорожный транспорт, космонавтика, что немало важно для безопасности любой страны.

6. СТРУКТУРНАЯ ОРГАНИЗАЦИЯ МНОГОУРОВНЕВЫХ СХЕМ ПАМЯТИ 6.1. Основные понятия МФСП являются открытой структурой, имеющую возможность перестраивать структуру запоминания состояний, а, следовательно, и менять направление активной выходной информации по определен ным выходным узлам. Кроме этого, МФСП имеет два набора входных сигналов: устанавливающие и сохраняющие. Эти два набора входных сигналов во времени не пересекаются. Для использования сохраняю щих входных сигналов необходима их генерация из дополнительного источника. Таким дополнительным источником входных сигналов мо гут быть выходные сигналы другой схемы памяти. При этом такая объединенная схема памяти становится иерархической. Энтропия та кой иерархической схемы памяти естественно возрастает.


Максимальное число уровней при создании полузакрытой иерар хической схемы памяти ограничивается последним (нижним) уров нем, который сохраняет свои состояния только при одном сохраняю щем состоянии, как триггер или многостабильная схема памяти. Если нижний уровень иерархической схемы памяти имеет возможность ис пользовать несколько наборов сохраняющих входных сигналов (re1), то такая структура памяти является открытой.

В этом параграфе рассмотрим методы структурной организации многоуровневых схем памяти. При этом уделим внимание в основном полузакрытым иерархическим схемам памяти, которые более привыч но использовать при проектировании компьютерных систем.

6.2. Разработка символьного языка описания многоуровневых схем памяти Перспективным и актуальным направлением развития схем с па мятью является создание на основе МФСП многоуровневых схем па мяти (МУСП), которые являются основой для решения актуальной за дачи: запоминать общую и частную информацию за один машинный такт Т, что принципиально нельзя выполнить на компьютерных уст ройствах с памятью на триггерах [14].

Это объясняется тем, что в многофункциональных схемах памяти (МФСП), в которых еj() входной сигнал сохраняет определенные со стояния подмножества (блока j), появляются новые функции перехо дов, что расширяет функциональные возможности многоуровневых схем памяти (МУСП), использующих в своей структуре МФСП.

В синхронных дискретных устройствах используют синхроим пульсы различных типов. Наиболее распространенный случай, когда используются две серии сигналов 1 и 2 [26;

125]. Когда синхроим пульсы подаются на устройства памяти, то память называется синхро низированной и определяется символами 1 или 2. Память, которая не использует синхроимпульсы, отображается символом.

Одноступенчатые МУСП используют несколько соединенных по вертикали МФСП [64], которые можно синхронизировать одним сиг налом. Количество K уровней МУСП в символьном его описании на одну единицу меньше ставиться с символом у для класса LN и с сим B волом b для класса LN [64]. МУСП может быть одно- и двухступен чатая. Другая ступень работает в режиме перезаписи кода с первой степени в другую при синхроимпульсе 2. В символьном описании од но- и двухступенчатые МУСП отображаются соответственно 1с и 2с.

В символьном описании структура МУСП изображается в сле дующем порядке:

1) (K-1)у или (K-1)b - отображает K-уровневые структуры МУСП;

2) Ak-1, Ak -2., A0 - отражает символьное описание каждой струк туры МФСП, начиная с верхнего уровня МУСП;

3) i (і= 0, 1, 2) - отражает первую (или вторую) ступень синхро низирующей МУСП сигналом 1 ( или 2) или асинхронную МУСП символом ;

4) Rc (R=1, 2) - отражает одно- или двухступенчатые структуры МУСП.

Символьные описания МФСП и МУСП (п2) являются ключевым при описании любого класса МУСП. Для МУСП класса LN каждое символьное число Aі МФСП отражает связь выходных сигналов с МФСП всех нижних уровней, которые генерируют наборы сохра няющих еj() входных сигналов, с входящими узлами сохраняющих B шин верхних МФСП. Для МУСП класса LN символьное число Aі МФСП отражает связь выходных сигналов с МФСП всех нижних уровней. При этом, генерируются наборы сохраняющих еj() входных сигналов с входными узлами для одной группы логических элементов верхнего МФСП, в котором количество логических элементов имеет значение больше чем единица (q 1).

Приведем примеры символьного описания МУСП. Рассмотрим символьное описание асинхронной одноступенчатой схемы памяти, которая имеет МФСП на трех уровнях и описывается такой записью:

2y, 22, 112, 111,, 1c (6.1) где 2y - отражает три уровня МУСП класса LN ;

22 - отображает структуру МФСП третьего уровня, которая со стоит из четырех логических элементов, разбитых на две группы, по два элемента в каждой;

112 - отображает структуру МФСП второго уровня, состоящего из четырех логических элементов, разбитых на три группы, две из кото рых имеют по одному элементу, а одна - два элемента;

111 - отображает структуру МФСП первого уровня, который со стоит из трех логических элементов, разбитых на три группы, по од ному элементу в каждой;

- указывает, что МУСП асинхронная;

1с - указывает, что МУСП является одноступенчатая.

B Символьное описание МУСП класса LN, которое имеет такие же функциональные возможности, что и рассмотренное МУСП класса LN, представим в таком виде:

1b, 22, 111, 111,, 1c (6.2) B где 1b - отражает два уровня МУСП класса LN ;

22 - отображает структуру МФСП второго уровня, состоящую из четырех логических элементов, разбитых на две группы, по два эле мента в каждой;

111 - отображает структуру МФСП первого уровня, которая со стоит из трех логических элементов, разбитых на три группы, по од ному элементу в каждой;

- указывает, что МУСП асинхронная;

1с - указывает, что МУСП является одноступенчатая.

6.3. Определение параметров многоуровневых схем памяти по символьному описанию Из символьного описания верхней МФСП можно определить ко личество состояний всей МУСП, которые запоминаются по такой формуле:

M = mk·re, (6.3) где mk - количество разрядов в символьном описании верхней МФСП;

re - количество наборов сохраняющих еj() входных сигналов верхней МФСП, определяемых по формуле (5.14).

Количество состояний МУСП, которые запоминаются, также можно определить по количеству mk разрядов в символьном описании каждой МФСП по такой формуле:

K M mi, (6.4) i где mi (i= 1, 2., K) - количество разрядов в символьном описании i-й МФСП всего МУСП;

M - количество состояний МУСП, которые запоминаются.

Например, из символьного описания 2y, 22, 112, 111,, 1c МУСП класса LN становится понятным, что верхняя МФСП имеет числовое описание 22, по которому совершенно ясно, что m3= = 2, re = 9, а по тому количество состояний МУСП будет по формуле (6.3) равно 18, то есть М = 2 9 = 18.

Другой способ нахождения количества М запоминаемых состоя ний МУСП можно определить по формуле (6.4), которая состоит из того, что изначально определяется количество разрядов в числах сим вольного описания МУСП, а потом находим их произведение. С сим LB (6.2) по фор вольного описания МУСП класса LN (6.1) и класса N муле (6.4) определяем, что количество состояний этих МУСП, кото рые запоминаются, одинаково и равно 18 (М = 2 3 3 = 18).

В связи с тем, что нижние МФСП имеют в каждом разряде только по одному логическому элементу, то такие МУСП являются полуза крытыми структурами. МУСП имеет еще внутреннюю многофунк циональную связь, и запоминают все свои состояния при одном набо ре сохраняющих еj() входных сигналов, когда на всех входных узлах сигнал равен логическому нулю, то есть является неактивным.

Поиск символьного описания МУСП - процесс творческий. При этом вариантов такого описания может быть достаточно много. Одна ко для сохранения состояний управляемой МФСП при создании сим вольного описания автомата стратегии (нижних МФСП) необходимо соблюдение следующего соотношения:

re M, (6.5) где re - количество наборов сохраняющих еj() входных сигналов МФСП верхнего уровня МУСП;

M - количество состояний МФСП нижних уровней МУСП, кото рые запоминаются.

Процесс поиска символьных описаний нижних МФСП заканчива ется, когда количество наборов сохраняющих еj() входных сигналов самых нижних МФСП составляет единицу. Когда найдено символьное описание всех МФСП в МУСП, то по формуле (6.4) можно определит количество состояний полученной МУСП.

6.4. Разработка метода синтеза многоуровневых схем памяти по символьному описанию При синтезе МУСП на базе K-входовых логических элементов И НЕ или ИЛИ-НЕ с нагрузочной способностью P1 и R-входовых логи ческих элементов И или ИЛИ с нагрузочной способностью P2 необхо димо учитывать ограничения используемых логических элементов.

Для синтеза по символьному описанию МУСП необходимо про верить сначала допустимость синтеза МФСП, который входит в со став МУСП, с учетом ограничений логических элементов, а затем вы полнить проектирование МФСП с соответствующим символьным описанием.

Учитывая связи между уровнями МФСП в МУСП, следует до биться, чтобы нагрузочные способности PI нижних МФСП удовлетво ряли такому соотношению:

m P1 R K, (6.6) i2 i где Ri - значение цифр (кроме одной минимальной цифры) в символь ном описании нижних МФСП;

K - количество уровней МУСП.

Количество допустимых входных узлов логических элементов верхних МФСП Kb должно удовлетворять такое соотношение:

m Kb R K, (6.7) i i где Ri - значение цифр (кроме одной минимальной цифры) в символь ном описании верхней МФСП;

K - количество уровней МУСП;

m - количество разрядов символьного числа верхней МФСП.

B M Для МУСП класса LN при использовании МФСП класса L ко личество входных узлов логических элементов верхних МФСП Kb должно удовлетворять такому соотношению:

Kb= m+K. (6.8) Суть синтеза МУСП на МФСП заключается в нахождении иерар хических связей между выходными узлами нижних МФСП и входны ми узлами верхних МФСП.

Для МУСП класса LN соединения между выходными узлами нижних МФСП с верхними осуществляется с учетом активных набо ров сохраняющих еj() входных сигналов. Выходные узлы нижних МФСП соединяют с входными узлами верхних МФСП [61]. Для B МУСП класса LN соединения между выходных узлов нижних МФСП с верхними МФСП осуществляется согласно активным наборам со храняющих еj() входных сигналов. Выходные узлы нижних МФСП соединяют с входными узлами верхних МФСП отдельных групп верхних МФСП, в которых количество элементов больше единицы (q 1) [64].

Выполняя соединения между уровнями в МУСП, получаем асин хронную одноступенчатую МУСП, которую можно сделать синхрон ной и двухступенчатой схемой памяти, как это выполняется в двух ступенчатых RS-триггерах [17;

125].

Таким образом, в символьном описании МУСП достаточно дан ных для того, чтобы выполнить синтез МУСП, определить количество состояний, которые запоминаются, построить функциональную схему с непосредственными связями, а далее с помощью математического моделирования определить закон функционирования синтезирован ной МУСП.

При синтезе МУСП на МФСП сначала задают или количество M состояний, которые запоминаются, или количество re активных набо ров сохраняющих еj() входных сигналов, или любые другие пара метры схемы памяти, которую необходимо спроектировать. Задавая основной параметр схемы памяти МУСП, которую необходимо спро ектировать, определяем символьное описание будущей верхней МФСП и по ее описанию вычисляем критерии параметра согласно ус ловиям, определяющим параметры МФСП. Построенное таким обра зом символьное описание верхней МФСП рассматривается как рабо чий вариант. Возможны несколько вариантов символьного описания различных МФСП, параметры которых соответствуют заданным па раметрам МУСП. Проектировщик выбирает вариант МФСП, учиты вая свой собственный опыт. Количество re наборов сохраняющих еj() входных сигналов верхней МФСП, которые вычисляются по соответ ствующим формулам [64] определяют необходимое количество со стояний МФСП нижних уровней МУСП, символьное описание кото рых строится по тем же алгоритмам, что и для верхней МФСП. Опре делив символьные описания МФСП, которые образуют символьное описание МУСП, осуществляем проверку их параметров согласно уравнениям (6.7) и (6.8). Определив символьное описание МУСП и всех его МФСП, выполняем синтез сначала МФСП, а затем связей между ними в соответствующем порядке.

Таким образом, синтез МУСП состоит из следующих шагов:

1. Определяем символьное описание верхней МФСП при за данном количестве состояний МУСП, которые запоминают ся, в соответствии уравнения (6.4).

2. Учитывая выполнение соотношения (6.6), проектируем сим вольное описание нижних МФСП и на их основе проектиру ем символьное описание МУСП.

3. По символьному описанию МФСП, входящих в описание МУСП, проектируем МФСП на определенных логических элементах, соблюдая при этом ограничения самих логиче ских элементов по количеству входов и нагрузочным спо собностям согласно соотношениям (6.6) и (6.8).

4. Определив активные сигналы сохраняющих входных сигна лов МФСП, осуществляем соединение между выходными узлами нижних МФСП и наборами сохраняющих еj() вход ных сигналов логических элементов верхних МФСП в асин хронной одноступенчатой МУСП.

5. Если по символьному описанию МУСП синхронизирована, то устанавливающие входные узлы асинхронной МУСП со единяем с входными узлами через схемы И, воспринимаю щих дополнительно синхроимпульс.

6. Если по символьному описанию МУСП двухступенчатая, то проектируем вторую ступень МУСП, аналогичную первом степени, и выходные узлы первой степени МУСП соединяем совместно с синхроимпульсом через схемы И с устанавли вающими входными узлами второй ступени МУСП.

Рассмотрены методы синтеза МУСП по их символьному описа нию, что позволяет формализовать их проектирование с учетом огра ничений логических элементов по количеству входящих узлов и на грузочной способности.

Обратим внимание на то, что в МУСП реализуется принцип ие рархического программного управления, позволяющий обрабатывать частную информацию верхних МФСП одновременно с общей инфор мацией в нижних МФСП, что принципиально их отличает от тригге ров [59;

64].

6.5. Разработка принципа структурной организации элементарных многоуровневых схем памяти Исследование работы триггеров, МСП, МФСП и МУСП сводятся к рассмотрению методов организации переключения этих схем памяти в новое аi состояние.

Недостатком многофункциональных схем памяти МФСП [59;

64] является необходимость подачи не только наборов устанавливающих xi(t) входных сигналов на МФСП, а еще генерация наборов сохра няющих ej() входных сигналов, которые предоставляют возможность работы МФСП в новых подмножествах своих состояний.

Принцип структурной организации элементарных многоуровне вых схем памяти заключается в их разбиении на управляющие и управляемые многофункциональные схемы памяти (МФСП) [59;

64], соединенные между собой таким образом:

БА і-й группы управляемой МФСП Аі, количество qi элементов которых больше единицы (qi 1), через сохраняющую входную шину, соединяем с выходными шинами одной или нескольких МФСП Аk і-1);

устанавливающие входные и выходные шины (k=1, 2,..., МФСП Аі (і=1, 2,..., N) соединяем с общими входными и выходными шинами многоуровневой схемы памяти.

Сущность принципа запоминания состояний в многоуровневой схеме памяти с многофункциональной системой организации состоит в том, что наборами устанавливающих xi(t) входных сигналов состоя ния управляемых МФСП Аi запоминаются только в том случае, когда они принадлежат блокам i состояний, запоминаемых под влиянием набора сохраняющего ej() входного сигнала, генерируемого управ ляющей МФСП Аk.

Состояние аi управляемой МФСП, установленное под влиянием набора xi(t) входного сигнала, может не принадлежать к блоку i со стояний, то в этом случае состояние аi МФСП в блоке i переходит в новое состояние аk, под влиянием набора сохраняющего ej() входно го сигнала и соответственно будет запоминаться в блоке j состояний.

При запоминании объединенных состояний в многоуровневых схемах памяти возникает качественно новая вертикально иерархическая взаимосвязь, которая определяет состояние аi управляемых МФСП в зависимости от запоминающих состояний аk управляющих МФСП.

Многоуровневая схема памяти с многофункциональной системой организации определяет такую структуру, в которой многофункцио нальный режим работы одного устройства определяется другим уст ройством, так называемым автоматом стратегии АМ. Автомат страте гии АМ в многоуровневых схемах памяти может быть моно- или мно гофункциональная схема памяти.

6.6. Разработка метода проектирования общего автомата стратегии для всей многоуровневой схемы памяти При реализации автомата стратегии АМ на структурах многоста бильных схемах памяти (МСП) [17] достаточно знать нужное количе ство re наборов сохраняющих еj() входных сигналов для управляемой МФСП Ау [64], чтобы применить re состояния в МСП, используемой в качестве автомата стратегии АМ.

Рассмотрим МСП на 9 состояний [17], как автомат стратегии АМ, с целью организации и генерации девяти еj() входных сигналов для управляемой МФСП Ау. Наборы устанавливающих хі(t) входных сиг налов девятистабильного триггера приведены в табл. 6.1.

Наборы устанавливающих хі(t) входных сигналов для девятиста бильного триггера, построенного на элементах ИЛИ-НЕ, характери зуются тем, что на каждый входной узел zi подается логическая еди ница, кроме одного узла zk, на который подается логический ноль В этом случае активные логические единицы устанавливают на выходах своих элементов значения выходного сигнала равного логи ческому нулю, которые по цепи обратной связи вместе с входным сигналом zk (zk=0) устанавливают на выходе этого элемента значение логической единицы.

Набор сохраняющего е() входного сигнала для МСП равен нулю на всех входных узлах zj (z1 = z2= z3= z4= z5= z6= z7= z8= z9 = 0), при котором сохраняются все девять состояний автомата стратегии.

Наборы устанавливающих хі(t) входных сигналов однозначно ус танавливают состояния МСП, девять из которых хранятся при одном входном сигнале е(). Рассмотрим однозначные состояния памяти (рис. 6.1), устанавливаемые хі(t) входными сигналами, которые пред ставлены в табл. 6.1.

Таблица 6. Наборы устанавливающих хі(t) входных сигналов х1 х2 х3 х4 х5 х6 х7 х8 х9 х Входной сигнал zj z1 0 1 1 1 1 1 1 1 1 z2 1 0 1 1 1 1 1 1 1 z3 1 1 0 1 1 1 1 1 1 z4 1 1 1 0 1 1 1 1 1 z5 1 1 1 1 0 1 1 1 1 z6 1 1 1 1 1 0 1 1 1 z7 1 1 1 1 1 1 0 1 1 z8 1 1 1 1 1 1 1 0 1 z9 1 1 1 1 1 1 1 1 0 Состояние А0 (см. табл. 5.4 или табл. 6.2) не сохраняется при лю бом е() входного сигнала, поскольку ни в одной группе выходной сигнал bі(Т) автомата стратегии АМ при состоянии А0 нет активного выходного сигнала, равного логической единице, что нужно для орга низации обратной связи для запоминания состояния в схеме памяти.

Функционирование таких МСП (см. рис. 6.1) задается как элементар ный автомат 2-го рода, который имеет полную систему входов и вы ходов [24].

Таким образом, сущность метода проектирования автомата стра тегии АМ для всей МФСП заключается в определении МСП с М со стояниями, количество которых соответствует количеству re ( M re ) наборов сохраняющих еj() входных сигналов управляемой МФСП Ау.

Двухуровневая схема памяти при автомате стратегии АМ для всей МФСП синтезируется с управляемой МФСП Ау в соответствии со структурной схемой, изображенной на рис. 6.2.

Таблица 6. Однозначно установленные состояния памяти Выходной сигнал bі(Т) автомата АМ Вход- Состоя ной ние памя b1 b2 b3 b4 b5 b6 b7 b8 b ти Аі сигнал хі(t) х0 А 0 0 0 0 0 0 0 0 х1 А 1 0 0 0 0 0 0 0 х2 А 0 1 0 0 0 0 0 0 х3 А 0 0 1 0 0 0 0 0 х4 А 0 0 0 1 0 0 0 0 х5 А 0 0 0 0 1 0 0 0 х6 А 0 0 0 0 0 1 0 0 х7 А 0 0 0 0 0 0 1 0 х8 А 0 0 0 0 0 0 0 1 х9 А 0 0 0 0 0 0 0 0 Двухуровневая схема памяти МУСП состоит из двух МФСП (или из одной МФСП и одного МСП).

z b z b z b z b b z Рис. 6.1. Автомат стратегии на МСП z z b z у b z b z у b z АВТОМАТ СТРАТЕГІЇ b z b z z1 b у z1 b z1 b у z3 z Рис. 6.2. Двухуровневая схема памяти класса L N Устанавливающие входные шины двух МФСП могут быть объе динены в общую устанавливающую входную шину МУСП, а выход ные узлы управляющей МФСП (автомата стратегии) АМ соответствен но соединены с входным шиной управляемой МФСП Ау, на которую подаются наборы сохраняющих еj() входных сигналов.



Pages:     | 1 | 2 || 4 | 5 |
 





 
© 2013 www.libed.ru - «Бесплатная библиотека научно-практических конференций»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.