авторефераты диссертаций БЕСПЛАТНАЯ БИБЛИОТЕКА РОССИИ

КОНФЕРЕНЦИИ, КНИГИ, ПОСОБИЯ, НАУЧНЫЕ ИЗДАНИЯ

<< ГЛАВНАЯ
АГРОИНЖЕНЕРИЯ
АСТРОНОМИЯ
БЕЗОПАСНОСТЬ
БИОЛОГИЯ
ЗЕМЛЯ
ИНФОРМАТИКА
ИСКУССТВОВЕДЕНИЕ
ИСТОРИЯ
КУЛЬТУРОЛОГИЯ
МАШИНОСТРОЕНИЕ
МЕДИЦИНА
МЕТАЛЛУРГИЯ
МЕХАНИКА
ПЕДАГОГИКА
ПОЛИТИКА
ПРИБОРОСТРОЕНИЕ
ПРОДОВОЛЬСТВИЕ
ПСИХОЛОГИЯ
РАДИОТЕХНИКА
СЕЛЬСКОЕ ХОЗЯЙСТВО
СОЦИОЛОГИЯ
СТРОИТЕЛЬСТВО
ТЕХНИЧЕСКИЕ НАУКИ
ТРАНСПОРТ
ФАРМАЦЕВТИКА
ФИЗИКА
ФИЗИОЛОГИЯ
ФИЛОЛОГИЯ
ФИЛОСОФИЯ
ХИМИЯ
ЭКОНОМИКА
ЭЛЕКТРОТЕХНИКА
ЭНЕРГЕТИКА
ЮРИСПРУДЕНЦИЯ
ЯЗЫКОЗНАНИЕ
РАЗНОЕ
КОНТАКТЫ


Pages:   || 2 | 3 | 4 | 5 |   ...   | 7 |
-- [ Страница 1 ] --

МИНИСТЕРСТВО ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ

ВОЕННЫЙ ИНСТИТУТ РАДИОЭЛЕКТРОНИКИ

Г.Л. КЛОЧКОВ

ЦИФРОВЫЕ УСТРОЙСТВА

И МИКРОПРОЦЕССОРЫ

ВОРОНЕЖ

2005

УДК 681.3.06

Рецензенты:

доктор технических наук, профессор Муратов А.В.(Воронежский государ-

ственный технический университет),

кафедра “Радиотехники” Воронежского государственного технического

университета (заведующий кафедрой профессор Макаров Г.В.) Клочков Г.Л.

Цифровые устройства и микропроцессоры: Учебник. – Воронеж:

ВИРЭ, 2005. – 320с., ил.

Излагаются основы алгебры логики, принципы построения и функ ционирования логических элементов, преобразователей кодов, шифрато ров, дешифраторов, мультиплексоров, сумматоров, компараторов, тригге ров, регистров, счетчиков, мультивибраторов, генераторов пилообразного напряжения, цифроаналоговых и аналого-цифровых преобразователей, микросхем памяти и программируемых логических интегральных микро схем. Детально рассматривается синтез комбинационных логических схем и элементарных цифровых автоматов. Описана структура и система ко манд микропроцессора К1821ВМ85А и однокристального микроконтрол лера К1816ВЕ51. Приведены основы синтеза последовательностных циф ровых устройств на микроконтроллерах.

ОГЛАВЛЕНИЕ Предисловие..........

Список принятых сокращений.......

Введение...........

Глава 1. Логические основы цифровой техники 1.1. Понятие об алгебре логики......

1.2. Основные операции алгебры логики.....

1.3. Законы алгебры логики......

1.4. Логические функции и способы их задания...

1.4.1. Логические функции и их суперпозиция...

1.4.2. Совершенные нормальные (канонические) формы логических функций....

1.4.3. Способы задания логических функций...

1.5. Переход от структурной формулы к логической схеме..

1.6. Функционально-полные наборы логических элементов.

1.7. Минимизация логических функций.....

1.7.1. Понятие о минимизации логических функций..

1.7.2. Метод Квайна........

1.7.3. Метод Вейча – Карно......

1.7.4. Минимизация частично определенных логических функций........

1.7.5. Совместная минимизация логических функций..

....

Глава 2. Интегральные логические элементы 2.1. Классификация и основные параметры интегральных логических элементов.......

2.2. Транзисторно - транзисторные логические элементы (ТТЛ).

2.3. Логические элементы эмиттерно - cвязанной логики ( ЭСЛ ).

2.4 Логические элементы на КМОП – транзисторах.

2.5. Интегральные инжекционные логические элементы ( И2Л ) 2.6. Логические элементы истокосвязанной логики на полевых транзисторах с управляющим затвором Шотки ( ПТШЛ ).

Глава 3. Комбинационные цифровые узлы.

3.1. Цифровые узлы, классификация и порядок синтеза.

3.1.1. Понятие о цифровых узлах и их классификация..

3.1.2. Порядок синтеза цифровых узлов комбинационного типа.........

3.1.3. Состязания сигналов. Способы обеспечения функцио нальной надежности цифровых узлов....

3.2. Преобразователи кодов.......

3.2.1. Двоичные коды и их классификация....

3.2.2. Преобразователи кодов и их синтез....

3.3. Шифраторы и дешифраторы......

3.3.1. Шифраторы........

3.3.2. Дешифраторы........

3.4. Мультиплексоры........

3.4.1.Определения и функциональная схема мультиплексора.

3.4.2. Способы наращивания числа информационных входов.

3.4.3. Мультиплексоры как универсальные логические элементы........

3.4.4. Демультиплексоры.......

3.5. Сумматоры 3.5.1. Общие сведения об арифметических цифровых уздах.

3.5.2. Полусумматоры.......

3.5.3.Полные сумматоры.......

3.6. Цифровые компараторы.......

Глава 4. Последовательностные цифровые узлы....

4.1. Основная модель последовательностного цифрового узла.

4.2. Особенности синтеза последовательностных цифровых узлов.........

4.3. Триггер как элементарный цифровой автомат...

4.4.Потенциальные триггеры на ИЛЭ.....

4.4.1. RS-триггеры........

4.4.2. JK-триггеры........

4.4.3. D-триггеры........

4.4.4. Т-триггеры........

4.4.5. Триггер Шмитта на ИЛЭ......

4.5. Регистры.........

4.5.1. Назначение и классификация регистров...

4.5.2. Регистры хранения.......

4.5.3. Регистры сдвига.......

4.5.4. Кольцевые регистры......

4.5.5.Рекуррентные регистры......

4.6. Счетчики.........

4.6.1. Назначение и классификация счетчиков...

4.6.2. Суммирующие счетчики с последовательным переносом........

4.6.3. Вычитающие счетчики с последовательным переносом.

4.6.4. Реверсивные счетчики с последовательным переносом.

4.6.5 Способы повышения быстродействия счетчиков..

4.6.6 Счетчики с произвольным коэффициентом пересчета.

4.6.7 Счетчики с переменным коэффициентом пересчета.

4.6.8. Цифровые делители числа импульсов....

......

Глава 5. Генераторы импульсов.

5.1. Мультивибраторы........

5.1.1. Общие сведения о релаксационных генераторах..

5.1.2 Мультивибраторы на транзисторах....

5.1.3. Мультивибраторы на интегральных логических элементах........

5.1.4.Интегральные микросхемы мультивибраторов..

5.2. Генераторы пилообразного напряжения....

5.2.1. Общие сведения о генераторах пилообразного напряжения........

5.2.2. Простейшая схема управляемого ГПН....

5.2.3. Способы построения ГПН с повышенной линейностью.

5.2.4. Генератор пилообразного напряжения компенсацион ного типа с положительной обратной связью..

5.2.5. Генератор пилообразного напряжения компенсацион ного типа с отрицательной обратной связью..

Глава 6. Цифро-аналоговые и аналого-цифровые преобра зователи........

6.1. Общие сведения о преобразователях аналоговых сигналов в цифровые и цифровых в аналоговые.....

6.2. Цифроаналоговые преобразователи.....

6.2.1. ЦАП с двоично – взвешенной резистивной матрицей.

6.2.2. ЦАП с резистивной матрицей R 2 R...

6.3. Аналого-цифровые преобразователи.....

6.3.1. АЦП с последовательным единичным приближением.

6.3.2. АЦП с последовательным двоичным приближением.

6.3.3. АЦП параллельного типа......

6.3.4. Параллельно-последовательные АЦП....

6.4. Элементная база АЦП и ЦАП......

6.4.1. Двунаправленные ключи......

6.4.2. Устройства выборки-хранения (УВХ)....

6.4.3. Источники опорного напряжения....

Глава 7. Полупроводниковые запоминающие устройства..

7.1. Назначение, основные параметры и классификация полупроводниковых запоминающих устройств.....

7.1.1. Параметры полупроводниковых запоминающих устройств........

7.1.2. Классификация полупроводниковых ЗУ...

7.2. Основные структуры полупроводниковых запоминающих устройств.........

7.2.1. Структуры адресных ЗУ......

7.2.2. Структуры полупроводниковых запоминающих уст ройств с последовательным доступом....

7.2.3. Структуры ассоциативных ЗУ.....

7.3. Постоянные запоминающие устройства....

7.3.1. Элементы масочных ПЗУ......

7.3.2. Элементы программируемых ПЗУ....

7.3.3. Элементы репрограммируемых ПЗУ....

7.3.4. Флэш-память........

7.4 Оперативные запоминающие устройства....

7.4.1. Элементы памяти ОЗУ на МОП – структурах..

7.4.2. Внешняя организация и временные диаграммы статических ОЗУ.......

7.5 Динамические запоминающие устройства....

7.5.1. Запоминающие элементы DRAM....

7.5.2. Усилители-регенераторы......

7.5.3. Мультиплексирование шины адреса.

7.5.4. Внешняя организация, временные диаграммы и функциональная схема динамических ОЗУ...

7.5.5. Модули памяти ОЗУ большой информационной емкости.........

.

Глава 8. Программируемые логические интегральные схемы 8.1. Основные сведения, классификация и области применения программируемых логических ИС.....

8.2. Программируемые логические матрицы....

8.3.Программируемая матричная логика.....

8.4.Базовые матричные кристаллы......

8.5. Программируемые вентильные матрицы....

8.6.Программируемые коммутируемые блоки....

8.7.ПЛИС комбинированной архитектуры и типа "система на кристалле".

Глава 9. Микропроцессоры 9.1. Понятие о программном управлении преобразованием информации.........

9.2. Общие сведения о микропроцессорах и микропро цессорных системах.......

9.3. Структура микропроцессора К1821ВМ85А....

9.4. Синхронизация и циклы работы МП.....

9.5. Процессы при выполнении команд.....

9.6. Команды микропроцессора......

9.7. Управление с помощью прерывания.....

9.8. Интерфейсные БИС микропроцессорных систем..

9.8.1. Шинные формирователи......

9.8.2. Буферные регистры.......

9.8.3. Параллельный периферийный адаптер...

9.9. Микроконтроллеры.......

9.9.1. Структура микроконтроллера.....

9.9.2. Основы пректирования устройств на микроконтроллерах.......

9.9.3. Кросс-средства для микроконтроллеров...

Приложения..........

Литература...........

СПИСОК ПРИНЯТЫХ СОКРАЩЕНИЙ А адрес АШ адресная шина АЦП аналого-цифровой преобразователь БВВ (IOB) блок ввода/вывода БИС большая интегральная схема БМК базовый матричный кристалл БЯ базовая ячейка ЗУ ВУ внешнее устройство ДНФ дизъюнктивная нормальная форма ДОЗУ(DRAM) динамическое ОЗУ ЗУ запоминающее устройство ЗЭ запоминающий элемент ИС интегральная схема КЛБ конфигурируемый логический блок КМОП комплементарная МОП – структура КПДП (DMA) контроллер прямого доступа к памяти КЦ командный цикл ЛБ логический блок ЛЗС линия записи – считывания ЛИЗМОП МОП – структура с лавинной инжекцией заряда ЛФ логическая функция ЛЭ логический элемент МК микроконтроллер МНОП структура «металл–нитрид–оксид-полупроводник МОП металл – окисел – полупроводник МПК микропроцессорный комплект МПС микропроцессорная система МЦ машинный цикл МЭТ многоэмиттерный транзистор ОЗУ оперативное ЗУ ОК открытый коллектор ПБЯ периферийная базовая ячейка ПДП (DMA) прямой доступ к памяти ПЗУ (ROM) постоянное ЗУ ПЗУМ масочное ПЗУ ПКП (PIC) программируемый контроллер прерываний ПЛМ (PLA) программируемая логическая матрица ПМЛ (PAL) программируемая матричная логика ППА (PPI) программируемый параллельный адаптер ППВМ (FPGA) программируемая пользователем вентильная матрица ППЗУ (PROM) программируемое постоянное ЗУ ПСА (PCI) программируемый связной адаптер РОН регистр общего назначения РПЗУ-УФ (EPROM) репрограммируемое ПЗУ со стиранием данных ультрафиолетовыми лучами РПЗУ-ЭС (EEPROM) репрограммируемое ПЗУ c электрическим стира нием данных СБИС сверхбольшая интегральная схема СДНФ совершенная дизъюнктивная нормальная форма СОЗУ (SRAM) статическое ОЗУ ТС третье состояние ЛЭ ТТЛ транзисторно-транзисторная логика ТТЛШ ТТЛ с диодами Шотки УВВ устройство ввода/вывода УС управляющее слово ЦАП цифроаналоговый преобразователь ЦУ цифровое устройство (узел) ША (AB) шина адреса ШД (DB) шина данных ШУ (CB) шина управления ШФ шинный формирователь ЭСЛ эмиттерно-связанная логика ПРЕДИСЛОВИЕ Учебная дисциплина "«Цифровые устройства и микропроцессоры»" является одной из основных в профессиональной подготовке специалистов по направлению "Радиотехника" и специальности "Средства радиоэлек тронной борьбы". При изучении этой дисциплины закладываются фунда ментальные инженерные знания о принципах работы, построения, проек тирования и применения цифровых устройств. Это позволяет будущему специалисту привить навыки и умения технически грамотного анализа и синтеза принципиальных схем цифровых трактов радиоэлектронной аппа ратуры и ЭВМ, обоснованного выбора структуры и компонентов этих уст ройств, строящихся на единой элементной базе.

В учебнике рассматриваются основы алгебры логики, принципы по строения и работы основных типов цифровых элементов и устройств ком бинационного и последовательностного типов. Для большинства цифро вых устройств приводятся временные диаграммы их работы.

В книге приводится структура и система команд микропроцессора К1821ВМ85А, структура микропроцессорной системы и однокристально го микроконтроллера. Приведены примеры синтеза цифровых устройств комбинационного и последовательностного типов на ИЛЭ, а также поря док их синтеза на микроконтроллерах.

Учебник содержит примеры интегральных микросхем устройств, ис пользуемых в радиоэлектронных средствах, их условное графическое обо значение на схемах и характеристики.

Учебник соответствует учебной программе по дисциплине «Цифро вые устройства и микропроцессоры» по направлению "Радиотехника" (спе циальность "Средства радиоэлектронной борьбы").

Содержание учебника основано на материале курса лекций, читаемо го автором на кафедре “Аналоговые и цифровые устройства” ВИРЭ.

Автор выражает признательность доценту Горовому В.Ю. и инжене ру Котову В.М. за ценные практические советы по содержанию и изложе нию материала учебника, а также Протопоповой Л.П. и Болоховой Н.Н. за практическую помощь в оформлении материалов при подготовке к изда нию.

Автор благодарит рецензентов за ряд ценных замечаний, способст вующих улучшению учебника.

ВВЕДЕНИЕ Общие сведения о цифровых и импульсных устройствах. История развития.

Импульсной и цифровой техникой называют отрасль радиоэлектрони ки, использующую импульсные и цифровые схемы для решения широкого круга практических задач.

Возникновение импульсной техники и ее оформление как одной из об ластей радиоэлектроники относится к началу ХХ века. В 1918 году русским ученым М.А. Бонч-Бруевичем в Нижнегородской радио лаборатории было изобретено спусковое устройство - катодное реле, положившее начало раз личным типам релаксационных генераторов и триггеров. Так, в 1919 году У.Икклзом и Ф. Джорданом была создана схема триггера, а Х. Абрагамом и Е. Блохом - схема мультивибратора. Эти работы составили основу ряда устройств, широко используемых в импульсной и цифровой технике.

Дальнейшее развитие импульсной техники тесно связано с первыми работами по передаче изображений на расстояние - телевидением (1925 1926г.г.) и исследованием ионизированных слоев атмосферы. Основные принципы созданной в 1932 году в Ленинграде импульсной установки для исследования ионизированных слоев атмосферы были использованы при разработке радиолокаторов. Создание электронных вычислительных машин (ЭВМ) привело к тому, что импульсная техника приобрела цифровой уклон и из нее выделилось относительно самостоятельное направление - цифро вая техника. Цифровая техника стала базой не только ЭВМ, но и техники связи, управления, радиолокации, телеметрии, измерительной техники и многих других отраслей радиоэлектроники.

Первая известная вычислительная машина МАРК-1 была создана в 1943 году американцем Говардом Эйкеном. К этому времени потребность в автоматизации вычислений для военных нужд - баллистики, криптогра фии и др.- была настолько велика, что над созданием вычислительных ма шин работало уже несколько групп ученых. В 1946 году группа ученых под руководством Джона Мочли и Преспера Экерта в США на основе элек тронных ламп разработала вычислительную машину ENIAC, которая рабо тала в тысячу раз быстрее, чем МАРК-1, однако для задания программы в этой машине приходилось в течение длительного времени производить пе рекоммутацию.

В 1945 году математик Джон фон Нейман подготовил доклад, в кото ром сформулировал общие принципы функционирования универсальных вычислительных машин.

Первый компьютер, в котором были воплощены принципы Джона фон Неймана, был построен в 1949 году английским ученым Морисом Уилксом.

Большой вклад в создание современной вычислительной техники вне сли наши ученые С.А.Лебедев, В.М.Глушков, А.А.Дородницин, М.Р.Шура Бура и др.

В 1950 году под руководством С.А.Лебедева в СССР была создана ЭВМ МЭСМ (малая электронная счетная машина), на базе которой была запущена в серийное производство ЭВМ БЭСМ-2, а также ЭВМ СТРЕЛА и УРАЛ-1. В дальнейшем была разработана и выпущена в СССР целая серия вычислительных машин, среди которых можно отметить БЭСМ-6 и УРАЛ 16, ЭВМ серии ЕС и микро-ЭВМ типа Электроника.

Первые шаги к уменьшению размеров компьютеров стали возможны благодаря изобретению в 1948году транзисторов, заменивших электронные лампы. В 1958 году Джек Килби получил на одной пластине полупровод ника несколько транзисторов, а в 1959 году Роберт Нойс (будущий основа тель фирмы Intel) получил на одной пластине транзисторы и все необходи мые соединения между ними, т.е. первую интегральную микросхему (ИМС), которую назвали чипом. Первый мини - компьютер РDP-8 размером с холодильник на транзисторах был выпущен фирмой Digital Equipment в 1965 году, а в 1968 году фирма Burroughs выпустила компьютер на инте гральных микросхемах. В 1970 году фирма Intel начала производить ИМС памяти для широкого использования. В том же году Маршиан Эдвард Хофф (фирма Intel) сконструировал ИМС, аналогичную по своим функциям центральному процессору большой ЭВМ. Так появился первый микропро цессор Intel-4004, который мог одновременно обрабатывать 4 бита инфор мации (процессоры больших ЭВМ в то время обрабатывали 16 и даже бита одновременно). Уже в 1973 году фирма Intel выпустила 8-битовый микропроцессор (МП) Intel-8008, а в 1974 году - Intel-8080, который стал стандартом для микрокомпьютерной промышленности до конца 70-х годов.

В 1975 году появился первый, коммерчески распространяемый компьютер Альтаир-8800, построенный на основе МП Intel-8080.

В августе 1981 года был построен первый персональный компьютер IBM PC на основе 16-разрядного МП Intel-8088, позволявшего работать с 1 Мбайтом памяти. Программное обеспечение для этого ПК было разрабо тано фирмой Microsoft. В 1988-1991 г.г. основой выпускаемых ПК был дос таточно мощный МП Intel-80386 с тактовой частотой 40 Мгц, работающий с командами для 32-разрядных операций, и МП Intel-80486, производитель ность которого в 2-3 раза выше. В 1993 году корпорация Intel создает МП Pentium, а затем и Pentium II, III и IV на основе которых собираются совре менные ПК. Тактовая частота ядра процессора Pentium IV достигла 3,4 Gh.

Серьезную конкуренцию процессорам корпорации Intel составили в на стоящее время процессоры корпорации АМD Duron и Athlon, причем так товая частота ядра последнего составила 3,2 Gh.

Цифровая техника и ЭВМ применяются во многих областях науки и техники, таких как: автоматика, телемеханика, спутниковая связь, радиоло кация, телевидение, системы телеграфии и передачи данных, автоматизиро ванные комплексы РЭП и др.. В настоящее время техника связи переходит к цифровой форме представления и преобразования информации. Это объ ясняется тем, что элементы и узлы цифровой техники, благодаря широкому применению в них ключевых режимов, при существующем уровне разви тия электроники являются наиболее надежными. Элементы и узлы цифро вой техники не требуют индивидуальной регулировки и настройки, что по зволяет организовать их массовое производство с применением современ ных средств автоматизации, получить значительный экономический эф фект. Кроме того, цифровая техника позволяет широко использовать мик роминиатюризацию, уменьшить габариты, вес и энергопотребление аппара туры.

Импульсные и цифровые сигналы и их параметры.

Как известно, первичные сигналы можно разделить на два класса: ана логовые и дискретные. Аналоговыми сигналами (рис.1,а) называют сигналы, U U 5U 4U 3U 2U U t t t 0 t a) б) U U 0 t t 2t 3t 2t 3t 4t t t в) г) Рис. у которых напряжение (ток), отображающее информацию, изменяется не прерывно как по величине, так и во времени. Дискретными (рис.1,б) назы вают сигналы, у которых напряжение (ток) может принимать ограниченное или напряжение (рис.1,в) существует лишь в определенные (дискретные) моменты времени (дискретизация по времени).

У сигналов, дискретизированных по амплитуде, изменение дискрет ного уровня напряжения (n U) происходит в случайные моменты времени t, а у сигналов, дискретизированных по времени случайные изменения уровня напряжения происходят в строго определенные моменты времени (n t). Дискретные сигналы (рис.1,г), принимающие на дискретных интер валах времени два строго определенных значения (например, 0 и U) на зываются цифровыми сигналами. Такие цифровые сигналы также называ ют двоичными сигналами и обозначают их 0 и 1.

Дискретное напряжение (ток), действующее в электрической цепи, на зывают импульсом, если оно отклоняется от своего исходного уровня U0 в течение короткого промежутка времени tи, соизмеримого с длительностью переходных процессов в этой цепи. Одна из возможных U U (1-)Um Um 0,5Um U t tи осн 0 Т tи0, tф tи вер tc Рис. форм импульсов приведена на рис.2.

Амплитудой импульса (Um) называется наибольшее отклонение на пряжения от исходного уровня (U0). Участок импульса, на котором проис ходит нарастание напряжения от исходного до максимального значения, называют фронтом импульса (tф), а участок, на котором происходит воз вращение к исходному уровню - спадом (tc) импульса. Неравномерностью (завалом) вершины называется изменение напряжения U на вершине им пульса.

В реальных импульсах бывает трудно точно указать границы фронта и спада. Поэтому длительность фронта и спада отсчитывают между уровня ми Um и (1- )Um. В случае если завал вершины U Um, спад импуль са отсчитывают между уровнями (1- )Uk и Uk. Величина может быть различной. Обычно ее выбирают равной 0,01;

0,05 или 0,1.

Длительность (tи) импульса может измеряться на разных уровнях.

Длительность импульса, отсчитываемая на уровне Um, называется дли тельностью импульса по основанию (tи осн), а на уровне (1- )Um - длитель ностью импульса по вершине (tи вер). Иногда длительность импульса опре деляют на уровне 0,5Um (tи 0,5).

Если импульсы следуют через равные промежутки времени, то гово рят о периодической последовательности импульсов с периодом Т и час тотой F=.

T Периодическая последовательность импульсов обычно характеризу ется коэффициентом заполнения (Кз) или скважностью (q).

T - tи t Кз = и, (1) q= T tи Если tи T, то q = T / tи.

По форме различают прямоугольные, трапецеидальные, треугольные, остроконечные и колоколообразные импульсы.

Прямоугольными называют импульсы, у которых длительность фрон та и спада меньше или равна 0,1 длительности импульса (tф + tс ) 0,1 tи.

Трапецеидальными (рис.3,а) называются импульсы, у которых дли тельность фронта и спада больше 0,1 tи Треугольными (рис.3,б) называются импульсы, длительность вершины которых равна нулю.

Остроконечными (рис.3,в) называются треугольные импульсы с ко ротким фронтом (tф =0).

Пилообразными (рис.3,г) импульсами называются треугольные им пульсы, у которых фронт или спад изменяются по линейному закону (Тр).

Колоколообразными (рис.3,д) называются импульсы, по форме напо минающими колокол.

Диапазон длительностей импульсов, применяемых в современной технике, лежит в пределах от единиц наносекунд (1нс=10 –9c) до единиц миллисекунд и более, а частота повторения импульсов – от единиц герц до сотен мегагерц.

Перепадами напряжения (рис.4) называются скачкообразные измене ния напряжения между двумя уровнями. Если напряжение изменяется от низкого уровня к высокому, перепад называется положительным, и на оборот,- от высокого к низкому уровню – отрицательным.

Разность уровней напряжения до и после перепада называется величи ной (амплитудой) перепада Время изменения напряжения от одного уровня до другого называется длительностью фронта перепада:

tф+ - длительность фронта положительного перепада;

tф- - длительность фронта отрицательного перепада.

Периодически повторяющиеся положительные и отрицательные пе репады напряжения образуют напряжение прямоугольной формы.

При формировании электрических импульсов и перепадов диоды, электронные лампы и транзисторы в схемах обычно работают в ключевом режиме. Ключевой режим характеризуется двумя состояниями этих при боров: “ВКЛЮЧЕНО” и “ВЫКЛЮЧЕНО”. Простейшие устройства, в ко торых осуществляется ключевой режим, называются ключевыми схемами или ключами.

U U U Um U t 0 t 0 tc + U U a) а) U Um U 0 t 0 t tф tи б) б) U Рис. + E_ 0 t i tи R UR в) U K Rн Uвых 0 t tобр tраб U Uвых г) E t t 0 д) “Включено” “Выклю чено” Рис.3 Рис. Идеализированная схема ключа и график напряжения на ее выходе приведены на рис.5. В положении “включено”, когда контакты ключа К замкнуты, можно, пренебрегая сопротивлением контактов, считать выход ное напряжение равным нулю. В положении “выключено”, при Rн ток i не протекает и падение напряжения UR на резисторе R равно нулю. Сле довательно, напряжение на выходе определяется напряжением Е источни ка питания. Изменение напряжения на выходе при размыкании контактов происходит скачком. Рассмотренный режим работы ключа является иде альным. Мощность, рассеиваемая на коммутирующем приборе К равна ну лю, так как при прохождении тока через ключ в положении “включено” равно нулю Uвых, а в положении “выключено” при Uвых Е равен нулю ток i.

В реальных ключах уровни выходного напряжения, соответствующие состояниям “включено” и “выключено”, зависят от типа коммутирующего прибора. Кроме того, переход из состояния “включено” в состояние “вы ключено” происходит в течение некоторого времени, обусловленного инерционными свойствами этого прибора и паразитными емкостями схе мы. Это приводит к тому, что в реальных ключах мощность, рассеиваемая на коммутирующем приборе, отлична от нуля. Чем больше остаточное на пряжение на нем в положении “включено”, и время перехода ключа в по ложение “выключено”, тем больше рассеиваемая мощность. Уменьшение мощности, рассеиваемой на ключевом приборе, является одной из главных задач при разработке ключевых схем, так как при этом уменьшается выде ляемое ключом тепло, что приводит к повышению надежности, увеличе нию плотности монтажа и, соответственно, уменьшению габаритов аппа ратуры.

Длительность временных интервалов при экспоненциальных пере ходных процессах в схемах.

Экспоненциальными зависимостями в большинстве случаев могут быть описаны процессы нарастания и спада напряжения в электрических цепях, обусловленные инерционностью накопления и рассасывания заря дов в базе транзисторов, зарядом и разрядом конденсаторов, накоплением и рассеиванием магнитной энергии в индуктивностях.

Уравнение для напряжения, изменяющегося по экспоненциальному t (2) U ( t ) U ( o ) U ( ) e U( ) закону, имеет вид:

где U(o) значение напряжения в начале переходного процесса;

U() асимптотическое значение напряжения при t ;

постоянная времени, определяемая параметрами импульсно го устройства.

Найдем в общем виде связь между длительностью процесса tп, в те чение которого экспоненциально изменяющееся напряжение U(t) возрас тает (или убывает) от уровня U(o) до уровня U(п) (рис.6,а).

U U U() U() Uп 0,9U() 0,95U() U(o) 0 t t tп 2,2 a) б) Рис. Подставив в выражение (2) U = Uп и t = tп получим tп Un U ( o ) U ( ) e U( ) (3) Решив уравнение (3) относительно tп, найдем U( o ) U( ) t п lп (4) Uп U( ) Выражение (4) называют формулой длительности временных интер валов при экспоненциальных переходных процессах. Для нарастающей экспоненты более удобно пользоваться выражением U( ) U( o ) t п lп, (5) U ( ) Uп полученным из (4) путем смены знаков числителя и знаменателя.

Длительность экспоненциального процесса при увеличении напряже ния от нуля до величины 0,95U() (рис.6,б) равна U( ) tп = lп ln20 = 3 (6) U ( ) 0,95U ( ) При Un =0,9 длительность процесса нарастания напряжения равна 2,2.

В дальнейшем будем считать, что при экспоненциальных процессах напряжение (ток) нарастают от нуля до величины 0,95 U() и длитель ность этого процесса равна 3.

ГЛАВА I. ЛОГИЧЕСКИЕ ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ 1.1. Понятие об алгебре логики Математический аппарат, описывающий теорию и работу цифровых устройств, базируется на алгебре логики или булевой алгебре по имени ав тора – английского математика Джорджа Буля (1815 – 1864). Джордж Буль – отец писательницы Этель Буль, широко известной в нашей стране под псевдонимом Э. Войнич как автор романа "Овод". В 1847 г. Джордж Буль опубликовал работу "Математический анализ логики", а в 1854 г. – "Ис следование законов мышления", в которых изложил основы алгебры логи ки. В дальнейшем идеи алгебры логики, получившей наименование буле вой алгебры, развивались рядом ученых. Значительный вклад в развитие булевой алгебры в ХХ веке внесли преподаватель Казанского университета П.С. Порецкий и профессор Московского университета И.И. Жегалкин.

Впервые на возможность использования алгебры логики для реше ния технических задач указал в 1910 году П. Эренфест в рецензии на рус ский перевод книги Л. Кутюра "Алгебра логики".

В дальнейшем, однако, идея Эренфеста оказалась забытой. Лишь в 1938 году были выполнены первые исследования по приложениям булевой алгебры к потребностям релейной техники. Их авторами были в нашей стране – В.И. Шестаков (диссертация "Некоторые математические методы конструирования и упрощения двухполюсных электрических схем класса А"), а в США – Клод Шеннон (статья "Символический анализ электриче ских цепей с контактными выключателями").

Внедрение булевой алгебры в практику проектирования релейных устройств на начальном этапе (40-е годы) обязано усилиям М.А. Гаврило ва. Разработка методов приложения булевой алгебры к задачам телемеха ники и иллюстрации этих приложений конкретными примерами нашли от ражение в его монографии "Теория релейно-контактных схем", опублико ванной в 1950г.

В 50-х годах основным источником новых задач теории логического проектирования переключательных устройств стали потребности рацио нального построения электронных вычислительных машин. Благодаря привлечению крупных сил математиков и специалистов электронной тех ники были разработаны методы, ставшие классической основой теории ло гического проектирования.

Современное состояние теории цифровых автоматов отражено в ра ботах Д.Хоффмана, В.Квайна, Е.Вейча, М.Карно, В.М.Глушкова и др.

Алгебра Буля имеет своей целью исследование различного рода си туаций, которые задаются высказываниями.

Высказыванием называется любое утверждение, о котором можно сказать, истинно оно или ложно. При этом полагается, что каждое выска зывание в данный момент времени может быть либо только истинным, ли бо только должным и не может быть одновременно и тем, и другим.

Значение истинности высказывания может рассматриваться как дво ичная (логическая) переменная, принимающая в каждой конкретной си туации одно из двух значений: 1 – если высказывание истинно, 0 – если высказывание ложно.

Высказывания могут быть простыми и сложными. Простым выска зыванием называется такое высказывание, значение истинности которого нее зависит от значений истинности двух высказываний.

Сложным высказыванием называется высказывание, значение ис тинности которого зависит от значений истинности составляющих его простых высказываний. Таким образом, значение истинности сложного высказывания является двоичной (булевой) функцией значений истинно сти простых высказываний, играющих роль аргументов.

Высказывания различной сложности могут образовываться из про стых высказываний с помощью определенных логических связей (опера ций). В булевой алгебре рассматриваются не сами словесные высказыва ния и взаимосвязи между ними, а двоичные логические переменные (аргу менты), отображающие ложность или истинность этих высказываний, и логические операции над ними. Так как значение истинности каждого вы сказывания является двоичной переменной, то это дает возможность при менить методы алгебры логики для исследования схем, использующих двоичные сигналы.

В этом случае алгебра логики оперирует не с высказываниями, а с сигналами, которые обозначаются как двоичные переменные X n 1, X n 2, … X 1, X 0. Нумерацию переменных целесообразно осуществлять в соот ветствии со значениями разрядов двоичного числа, образуемого этими пе ременными при их позиционной записи.

Значения этих переменных отождествляются со значениями входных сигналов, поступающих на схему.

Связи между входными и выходными сигналами в цифровых схемах аналитически описываются логическими (булевыми) функциями. Таким образом, значение булевой функции f X n 1, X n 2,..., X 1, X 0 будет соот ветствовать значению выходного сигнала цифровой схемы, на которую по ступают входные сигналы X n 1, X n 2,..., X 1, X 0.

1.2. Основные операции алгебры логики Действия над двоичными переменными производятся по правилам логических операций. Между обычной, привычной алгеброй и алгеброй логики имеются существенные различия в отношении количества и харак тера операций, а также законов, которыми они подчиняются.

Простейшими логическими операциями являются:

отрицание (инверсия, операция НЕ);

логическое умножение (конъюнкция, операция И);

логическое сложение (дизъюнкция, операция ИЛИ).

Более сложные логические преобразования всегда можно свести к указанным простейшим операциям.

Операция отрицания (операция НЕ, инверсия) выполняется над од ной переменной и характеризуется следующими свойствами: функци Y = при аргументе Х = 0 и Y = 0, если Х = 1. обозначается отрицание чертой над переменной, с которой производится операция: Y X. Соответст венно, Y X.

Следовательно: определение любой логической операции дополняет ся конкретной таблицей, которая называется таблицей истинности.

Для операции НЕ таблица истинности приведена на рис. 2.1,а.

НЕ И ИЛИ Y Y X Y X2 X1 X2 X 0 1 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 1 0 1 1 1 1 1 а) б) в) Рис. 1. Операция логического умножения (операция И, конъюнкция) для двух переменных определяется таблицей истинности (рис. 1.1,б) и обозна чается логической формулой:

Y X 2 X1 Y X2 X1.

или (1.1) Как следует из таблицы, нулевое значение хотя бы одного из аргу ментов обеспечивает нулевой результат операции. В дальнейшем будем пользоваться первым обозначением операции логического умножения, а именно Y X 2 X1.

Операция логического сложения (операция ИЛИ, дизъюнкция) опре деляется таблицей истинности (рис. 1.1,в) и обозначается логической фор мулой Y X2 X1 Y X 2 X1.

или (1.2) Из таблицы следует, что равенство хотя бы одного аргумента логи ческой единице определяет единичное значение всей функции.

В дальнейшем будем пользоваться первым способом обозначения операции ИЛИ, т.е.

Y X2 X1.

Операции дизъюнкции и конъюнкции могут осуществляться и с большим числом аргументов.

Операция ИЛИ – НЕ (логическая операция стрелка Пирса) представ ляет собой отрицание логической суммы и может быть обозначена с по мощью знаков логического сложения и отрицания или знаком "".

Y X 2 X1 X2 X1. (1.3) Операция И – НЕ (логическая операция штрих Шеффера) представ ляет собой отрицание логического произведения и обозначается с помо щью знаков логического произведения и отрицания или знаком "".

Y X 2 X1 X 2 X1. (1.4) Операция ЗАПРЕТ. В результате операции запрет по X 1 функция Y 1 только когда X 1 0, а X 2 1, т.е. выражение для операции в дан ном случае имеет вид Y X 2 X1. (1.5) При запрете по X 2 выражение принимает вид Y X 2 X1.

Операция РАВНОЗНАЧНОСТЬ. В результате операции Y 1 в том случае, если значения переменных совпадают, т.е. X 2 и X 1 равны 0 или 1.

Если же значения переменных не совпадают, то Y 0.

Операция РАВНОЗНАЧНОСТЬ записывается в виде выражения Y X 2 X1 X2 X1 (1.6) или обозначаются знаком Y X 2 ~ X1.

Операция НЕРАВНОЗНАЧНОСТЬ (исключающее ИЛИ, сумма по модулю 2). В результате операции Y 0 в том случае, когда значения пе ременных X 1 и X 2 совпадают, и Y 1 в случае несовпадения значений переменных.

Операция НЕРАВНОЗНАЧНОСТЬ записывается в виде выражения Y X 2 X 1 X 2.X 1 (1.7) и обозначается знаком Y X 2 X1.

Данная операция является отрицанием (инверсией) операции РАВ НОЗНАЧНОСТЬ Y X 2 X1 X 2 X1 X 2 X1 X 2 X1 X2 X1. (1.8) Обозначение логических элементов, реализующих рассмотренные выше операции, на функциональных схемах приведено на рис. 1.2.

Рис. 1.2.

1.3. Законы алгебры логики Алгебра логики базируется на нескольких аксиомах, из которых вы водят основные законы для преобразования выражений с двоичными пе ременными. Обоснованность выбора этих аксиом подтверждается табли цами истинности для рассмотренных операций. Каждая аксиома представ лена в двух видах, что вытекает из принципа дуальности 9двойственности) логических операций, согласно которому операции конъюнкции и дизъ юнкции допускают взаимную замену, если одновременно поменять логи ческую 1 на 0, 0 на 1, знак "+" на "" на "+".

Алгебра логики определяется следующей системой аксиом:

X 0, если X 1;

(1.9) X 1, если X 0.

1 1 1;

(1.10) 0 0 0.

0 0 0;

(1.11) 1 1 1.

1 0 0 1 0;

(1.12) 0 1 1 0 1.

0 1;

. (1.13) 1 0.

Аксиома (1.9) утверждает, что в алгебре логики рассматриваются только двоичные переменные, аксиомы (1.10) – (1.12) определяют опера ции дизъюнкции и конъюнкции, а аксиомы (1.13) – операцию отрицания.

Аксиома (2.10) для операции дизъюнкции 1 + 1 = 1 не имеет аналога в двоичной арифметике, где сумма (а не операция ИЛИ) 1 + 1 = 10.

Законы булевой алгебры вытекают из аксиом и также имеют две формы выражения: для конъюнкции и дизъюнкции.

Законы для одной переменной 1. Закон первого множества а) X 0 0 ;

б) X 0 X. (1.14) 2. Закон универсального множества а) X 1 X ;

б) X 1 1. (1.15) 3. Закон повторения (тавтологии) а) X X X ;

б) X X X. (1.16) 4. Закон дополнительности б) X X 1.

а) X X 0 ;

(1.17) 5. Закон двойной инверсии (двойного отрицания) ХX. (1.18) Законы для двух и более переменных 1. Переместительный (коммутативный) закон а) X 1 X 2 X 2 X 1 ;

б) X 1 X 2 X 2 X 1 (1.19) Этот закон имеет такой же смысл, как и в обычной алгебре. В приме нении к логическим схемам переместительный закон означает, что выход ной сигнал элементов ИЛИ и И не зависит от того, к каким клеммам под водится тот или иной входной сигнал.

2. Сочетательный (ассоциативный) закон а) X 1 X 2 X 3 X 1 X 2 X 3 X 1 X 2 X 3 (1.20) б) X 1 X 2 X 3 X 1 X 2 X 3 X 1 X 2 X Сочетательный закон аналогичен соответствующему закону обыч ной алгебры.

3. Распределительный (дистрибутивный) закон а) X 1 X 2 X 3 X 2 X 1 X 3 X 1 ;

б) X 1 X 2 X 3 X 2 X 1 X 3 X 1. (1.21) Если выражение (а) аналогично известному закону обычной алгебры, то выражение (б) получается из (а) применением принципа двойственности.

Если в (а) заменить двоичные X 1, X 2 и X 3 на их отрицания, получим X 1 X 3 X 2 X 3 X 1 X 2 X 1.

Применив операцию дизъюнкции на конъюнкцию и наоборот и отрицания переменных на сами переменные, получим X 1 X 3 X 2 X 3 X 1 X 2 X 1, что и требовалось доказать.

4. Закон обращения Если X 1 X 2, то X 1 X 2. (1.22) 5. Закон поглощения а) X 1 X 2 X 1 X 1... ;

б) X 1 X 2 X 1 X 1... (1.23) Для доказательства равенства (а) вынесем переменную Х за скобки.

Получим X 1 X 2 X 1 X 1 1 X 2.

Но 1 X 2 1 в соответствии с (1.15), что и доказывает справедли вость закона поглощения. Для доказательства равенства (б) воспользуемся законом (1.20,а), т.е.

X 1 X 2 X 1 X 2 X 1 X 1 X 1 X 1 X 2 X 1 X 1 1 X 2 X 1.

6. Закон склеивания а) X 2 X 1 X 2 X 1 X 2...;

б) X 2 X 1 X 2 X 1 X 2. (1.24) Для доказательства выражения (а) применим распределительный за кон X 2 X 1 X 2 X 1 X 2 X 2 X 2 X 1 X 2 X 1 X 1 X X 2 1 X 1 X 2 X 1 X 2 1 X 1 X 2.

Для доказательства вынесем X 2 за скобки. Получим:

X 2 X 2 X 2 X 2.

7. Закон инверсии (закон де Моргана) а) X 2 X 1 X 2 X 1 ;

б) X 2 X 1 X 2 X 1. (1.25) Справедливость этого закона вытекает непосредственно из принципа двойственности.

Пусть Y X 2 X 1. Тогда в соответствии с принципом двойственности Y X 2 X 1, так как при замене переменных их отрицаниями и операции умножения операцией сложения получается отрицание результата. Это до казывает справедливость выражения а). Таким же образом доказывается и справедливость выражения б).

1.4. Логические функции и способы их задания 1.4.1. Логические функции и их суперпозиция Логической (двоичной, переключательной) функцией Y f X n 1, X n 2,...X i, X называется двоичная переменная Y, значения которой зависят от значений других двоичных переменных X n 1, X n 2,...X 1, X 0, называемых аргу ментами. Таким образом, логическая функция так же, как и ее аргументы, может применить только два значения 0 или 1.

Задание логической функции Y означает, что каждому из возможных сочетаний (наборов) ее аргументов X n 1, X n 2,… X 1, X 0 поставлено в соответствие определенное значение Yi. Функции считаются различными, если значения функции Y отличаются, по крайней мере, для одного набора аргументов.

Пусть логическая функция Y зависит от n аргументов. Тогда полное число возможных двоичных наборов аргументов.

p 2n. (1.26) Поскольку каждому из наборов могут соответствовать два значения функ ции 0 или 1, то общее число N различных функций Yi n – аргументов рав но N 2p (1.27) Набор аргументов принято нумеровать. Если считать, что номера на боров совпадают со значениями двоичных чисел, разрядами которых яв ляются аргументы X n 1, X n 2,...X 1, X 0, то номера наборов будут ме няться от 0 до ( 2 n 1 ).

Если логическая функция определена на всех наборах, то она назы вается полностью определенной. Если же на некоторых наборах значение функции не задано, то она называется частично определенной или недооп ределенной. Наборы входных переменных (аргументов), на которых логи ческая функция не задана называются запрещенными. На этих наборах значения функции определяются как факультативные (необязательные).

Их можно устанавливать по своему усмотрению, т.е. частично определен ную функцию можно доопределять.

Алгебра логики предполагает возможность образования сложных ло гических функций, аргументы которых являются функциями других дво ичных переменных.

Y f X 3, X 2, X1, X0, а Z1 f1 X 1, X 0 и Например, если Z 2 f 2 X 3, X 2, то Y Z 2, Z 1.

Операция замены аргументов одной логической функции другими логическими функциями называется суперпозицией логических функций.

Эта операция позволяет с помощью функций меньшого числа двоичных аргументов получить логические функции большего их числа. Многократ ное применение операции суперпозиции позволяет получить функции лю бого требуемого числа аргументов. В частности, такую возможность обес печивает суперпозиция двух аргументов.

1.4.2. Совершенные нормальные (канонические) формы логических функций Нормальными или каноническими называют логические функции, полученные посредством суперпозиции специально вводимых вспомога тельных функций – конститутент единиц (минтермов) и конституент нулей (макстермов).

Минтермом называют логическую функцию, которая принимает единичное значение на одном из всех возможных наборов аргументов и нулевое на всех прочих наборах.

Макстермом называют логическую функцию, которая принимает нулевое значение на одном из всех возможных наборов аргументов и еди ничное на всех других. Количество минтермов и макстермов заданного числа аргументов n совпадает с числом различных наборов аргументов p 2 n (как это и следует из определения макстермов и минтермов).

В таблице 1.1 представлены минтермы и макстермы двух аргументов X1 и X0.

Из определения конституент и таблицы 1.1 следует, что для одного и того же набора аргументов макстерм является инверсией минтерма и наборов.

Алгебраически минтерм, соответствующий какому-либо набору, представляется в виде конъюнкции прямых и инверсных значений аргу ментов (в прямой форме в конъюнкцию входят аргументы, имеющие в рассматриваемом наборе единичное значение, а в инверсной – нулевое значение).

Таблица 1. Аргументы Минтермы Макстермы X1 X0 1 C1 1 0 0 0 C0 C1 C3 C0 C1 C2 C 0 0 1 0 0 0 0 1 1 0 1 0 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 В соответствии с таблицей 1.1 минтермы двух аргументов выража ются формулами 1 1 1 C0 X 1 X 0 ;

C1 X 1 X 0 ;

C2 X1 X0 ;

C3 X1 X0. (1.28) Макстермы алгебраически представляются дизъюнкцией прямых и инверсных значений аргументов (в прямой форме в дизъюнкцию входят аргументы, имеющие в рассматриваемом наборе нулевое значение, а в ин версной – единичное значение).

Макстермы двух аргументов имеют вид 0 0 0 C0 X 1 X 0 ;

C1 X 1 X 0 ;

C2 X 1 X 0 ;

C 3 X 1 X 0. (1.29) Формы представления функций посредством суперпозиции их мин термов и макстермов получили наименование, соответственно, совершен ных дизъюнктивных (СДНФ) и совершенных конъюнктивных (СКНФ) нормальных норм функций.

СДНФ (или первая стандартная форма) функции представляет собой дизъюнкцию минтермов, соответствующих наборам аргументов, на кото рых рассматриваемая функция имеет единичное значение.

В общем виде алгебраическая запись СДНФ имеет вид m Y X n 1, X n 2,...X 1, X 0 C i1. (1.30) i где m – число наборов, на которых Y 1.

СКНФ (или вторая стандартная форма) функции представляет собой конъюнкцию макстермов, соответствующих наборам аргументов, на кото рых рассматриваемая функция имеет нулевое значение.

Алгебраическая запись СКНФ в общем случае имеет вид k Y X n 1, X n 2,...X 1, X 0 C i0, (1.31) i где k – число наборов, на которых Y 0.

1.4.3. Способы задания логических функций Логическая функция может быть задана следующими способами:

словесно;

таблицей, называемой таблицей истинности;

алгебраическим выражением;

картой Карно;

числовым способом.

Словесный способ.

В качестве примера рассмотрим задание логической функции мажоритарных подсчетов, при которых функция трех аргументов принимает значение 1, если два любые аргумента равны 1.

Табличный способ.

Логическая функция, заданная словесно, может быть представлена в виде таблицы истинности (таблица 1.2). Как следует из таблицы, функция Y принимает значение 1 на 3, 5, 6 и 7 наборах.

Алгебраический способ.

От таблицы истинности можно перейти к алгебраической форме представления функции Y или к структурной формуле. Структурная фор мула может быть записана по единицам и нулям.

При записи структурной формулы по единицам логическая функция представляется в СДНФ. Для перехода от таблицы 1.2 к СДНФ для каждо го набора, на котором функция равна единице, записывается элементарное произведение всех аргументов. При этом, если аргумент в этом наборе принимает значение 0, то записывается его отрицание. Затем производится логическое сложение этих элементарных произведений (минтермов) Yсднф X 2 X 1 X 0 X 2 X 1 X 0 X 2 X 1 X 0 X 2 X 1 X 0. (1.32) Таблица 1. Переменные Номер Y набора X2 X1 X 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 При записи структурной формулы по нулям логическая функция представляется с СКНФ. Для этого составляются элементарные суммы ар гументов наборов, на которых функция равна нулю. В том случае, если ар гумент в наборе принимает значение 1, то он записывается в элементарную сумму со знаком отрицания, затем производится логическое перемноже ние элементарных сумм (макстермов).

Yсднф X 2 X 1 X 0 X 2 X 1 X 0 X 2 X 1 X 0 X 2 X 1 X 0.

(1.33) Представление функций картой Карно.

Карта Карно представляет собой прямоугольник, разбитый на квадраты (ячейки), число которых равно общему числу наборов для данной функции n p 2n переменных, т.е. (рис. 1.3).

Рис. 1.3. Для рассматриваемой функции n 3 и число ячеек равно 8. Каждая ячейка. Следовательно, соответству ет определенному набору, причем, если на этом наборе функция равна 1, то в ячейке проставляется 1, а если – 0, то проставляется 0.

Значения входных переменных размещаются по горизонтали и вер тикали карты поровну при четном их количестве и асимметрично при не четном. Переменные должны располагаться таким образом, чтобы при пе реходе от одной ячейки к другой изменялась только одна переменная (00, 01, 11, 10).


Числовой способ.

Для числового представления логической функции в СДНФ под зна ком суммы перечисляются в возрастающем порядке номера наборов, на которых функция равна 1. Для рассматриваемой логической функции Yсднф 3,5,6,7. (1.34) При числовом представлении логической функции в СКНФ под зна ком произведения перечисляются номера наборов, на которых функция равна 0.

Yскнф ( 0,1,2,4 ) (1.35) 1.5. Переход от структурной формулы к логической схеме На основе полученной структурной формулы можно построить ло гическую схему, состоящую из логических элементов, реализующих базо вые булевы функции (операции) НЕ, ИЛИ, И.

Логические элементы располагаются на схеме, начиная от входов, в порядке, соответствующем выполняемым логическим операциям.

Так, для двоичной функции (1.32) сначала необходимо получить от рицания переменных X 2, X 1, X 0, затем логические произведения пере менных для каждого набора, а после этого провести операцию ИЛИ с по лученными произведениями. Логическая схема, реализующая структурную формулу 1.32, приведена на рис. 1.4.

Рис. 1.4.

Полученная логическая схема состоит из трех логических элементов НЕ, четырех трехвходовых элементов И и одного элемента ИЛИ, имеющего четыре входа.

1.6. Функционально-полные наборы логических элементов Любая логическая функция, как показано в п.1.5, может быть пред ставлена в виде структурной формулы, над аргументами в которой произ водятся только три базисные булевы операции: НЕ, ИЛИ, И.

Набор логических функций, который обеспечивает представление любой другой функции посредством суперпозиции функций этого набора, называется функционально полным набором (ФПН). Учитывая, что опера ции НЕ, ИЛИ, И выполняются с помощью трех видов логических элемен тов, то и система базисных элементов НЕ, ИЛИ, И, позволяющая постро ить на их базе логическую схему любой сложности, называется функцио нально полным набором логических элементов (ФПН ЛЭ).

Существует, однако, и другие ФПН ЛЭ, включающие в себя мень шее число ЛЭ. Кроме того, на практике широко применяются ЛЭ. Выпол няющие операции ИЛИ-НЕ (стрелка Пирса) и И-НЕ (штрих Шеффера).

Рассмотрим некоторые функционально полные наборы логических элементов.

1. Наборы, состоящие только из элементов НЕ и ИЛИ (НЕ и И). При этом операция И и, соответственно, ИЛИ реализуется применением известных законов двойного отрицания (1.18) и де Моргана (1.25) X1 X0 X1 X0 X1 X0, (1.36) X1 X0 X 1 X0 X 1 X0.

После преобразований (1.36) логическая функция будет содержать только операции ИЛИ и НЕ или только операции И и НЕ. Соответствую щая этой функции логическая схема будет состоять только из набора эле ментов НЕ, ИЛИ или НЕ, И. Следовательно, эти наборы являются ФПН ЛЭ.

При этом операцию И в первом наборе реализует логическая схема (рис. 2.5, а), а операцию ИЛИ во втором наборе – логическая схема (рис.

1.5,б).

Рис. 1.5.

2. Набор, состоящий только из логических элементов ИЛИ-НЕ (стрелка Пирса).

Базисные операции алгебры логики НЕ, ИЛИ, И через операцию ИЛИ-НЕ могут быть реализованы на основе законов (2.16), (1.18) и (1.25).

XXX;

X1 X0 X1 X0 ;

(1.37) X1 X0 X 1 X0 X1 X0.

.

На рис. 1.6 приведены логические схемы реализации базисных опе раций булевой алгебры с помощью ЛЭ ИЛИ-НЕ на основе выражений (1.37).

Рис. 1.6.

3. набор, состоящий только из логических элементов И-НЕ (штрих Шеф фера).

Базисные операции алгебры логики через операцию И-НЕ также реа лизуется на основе законов (1.16), (1.18) и (2.25).

X XX;

X1 X0 X1 X0 ;

(1.38) X1 X0 X1 X0 X1 X0.

На рис. 1.7 приведены логические схемы реализации базисных опе раций булевой алгебры с помощью ЛЭ И-НЕ на основе выражений (1.38).

Рис. 1.7.

ФПН логических элементов на основе ЛЭ ИЛИ-НЕ (И-НЕ) иногда назы вают истинно полным.

1.7. Минимизация логических функций 1.7.1. Понятие о минимизации логических функций На основе таблицы истинности довольно просто получить совер шенную дизъюнктивную (или конъюнктивную) нормальную форму функ ции Y. Очевидно, что более сложным функциям Y будут соответствовать более сложные схемы цифровых устройств. Поэтому одной из основных задач синтеза цифрового устройства является минимизация логических функций, т.е. отыскание наиболее простых логических выражений, опре деляющих эти функции. Все методы минимизации основываются на тож дественных преобразованиях логических выражений.

Основная задача минимизации состоит в получении минимальной формы булевой функции, т.е. такой формы, которой соответствует логиче ская схема с минимальным числом элементов. Строгое решение этой зада чи должно учитывать конкретные особенности логических схем (количе ство элементов И, ИЛИ и количество элементов НЕ).

После минимизации, понимаемой в таком смысле, возможно выпол нение других преобразований полученной функции с целью сокращения числа типов логических элементов, приведение функции к тому виду, при котором ее удобно реализовать с помощью заданных конкретных элемен тов, например, элементов ИЛИ-НЕ и др.

Однако применяемые в настоящее время систематические (алгорит мизируемые) методы упрощения формул не решают задачу в таком объе ме. Наиболее детально разработаны методы решения канонической задачи минимизации булевых функций, которая заключается в отыскании ДНФ функции, содержащей минимальное число вхождений аргументов (пере менных), такие формы функций принято называть минимальными ДНФ.

Исходной формой функции при решении канонической задачи ми нимизации является ее СДНФ (в случае, если функция задана в другой форме, осуществляется преобразование последней в СДНФ). К системати ческим методам минимизации, предполагающим применение формализо ванного порядка упрощения формул, относятся методы Квайна, Мак Кла ски, Блейка, Вейча – Карно, метод каскадов и др. Эти методы описываются строгими алгоритмами и поддаются программированию, их применение дает возможность использовать цифровые вычислительные машины, что является неизбежным при минимизации формул функций большого числа аргументов (следствие большого объема операций минимизации).

Для числа переменных n 6 наиболее приемлемыми являются ме тоды Квайна и диаграмм (карт) Вейча – Карно, которые и рассматриваются в данном разделе.

1.7.2. Метод Квайна Метод предусматривает выполнение двух основных этапов:

- получение сокращенной ДНФ из совершенной;

- построение, исходя из сокращенной, тупиковых ДНФ, и выбор из их числа минимальной ДНФ.

На первом этапе к СДНФ применяют операции склеивания ( X 1 X 2 X 1 X 2 X 1 ) и поглощения ( X 1 X 1 X 2 X 1 ).

Возможность получения сокращенной ДНФ в результате примене ния этих операций определяется теоремой Квайна: если в СДНФ выпол нить все операции склеивания, а затем все операции поглощения, то в ре зультате будет получена сокращенная ДНФ.

С помощью операции поглощения на первом этапе минимизации ис ключаются только те члены ДНФ, к которым применены все возможные для них склеивания Склеивание происходит между смежными минтерами.

Смежными называются минтермы, отличающиеся формой вхождения в них лишь одного аргумента (в один минтерм аргумент входит в прямой форме, а другой – в инверсной).

Например:

X 3 X 2 X 1 X 0 и X 3 X 2 X 1 X 0 - различаются вхождением аргумента X 3 ;

X 3 X 2 X 1 X 0 и X 3 X 2 X 1 X 0 - различаются вхождением аргумента X 0.

Два смежных минтерма склеиваются, что приводит к замене их конъ юнкцией с числом аргументов (n-1) на единицу меньшим, чем в исходных минтермах (n=4).

Импликантами или контермами называются конъюнкции, получае мые в результате склеивания двух смежных минтермов.

Пусть из таблицы истинности получена СДНФ функции Y, вклю чающая пять минтермов:

Y X 3 X 2 X 1 X 0 X 3 X 2 X 1 X 0 X 3 X 2 X 1 X0 X 3 X 2 X 1 X 0 X 3 X 2 X 1 X (I) (II) (III) (IV) (V) Склеивая попарно минтермы (I) и (II), (II) и (III), (III) и (IV), (IV) и (V) функции Y получим импликанты (1) – (4):

(1) X 3 X 2 X 1X 0 X 3 X 2 X 1X 0 X 2 X 1X X 3 X 2 X 1X 0 X 3 X 2 X 1 X 0 X 3 X 2 X 1 (2) X3 X 2 X1 X0 X 3 X 2X1 X0 X 3 X1 X0 (3) (4) X3 X2X1 X0 X3 X2 X1X0 X3 X2 X Полученные импликанты более не склеиваются и называются просты ми (или первичными). Они покрывают склеиваемые минтермы и, следова тельно, функция Y принимает следующий вид:

Y X 2 X 1X 0 X 3 X 2 X 1 X 3 X 1 X 0 X 3 X 2 X 0.

ДНФ функции, состоящая из простых импликант, называется сокра щенной ДНФ функции.

На втором этапе используют таблицу простых импликант, представ ляющую собой прямоугольную таблицу с двумя входами. Столбцы такой таблицы отличаются минтермами минимизируемой функции, строки – ее различными простыми импликантами. Если некоторый минтерм покрыва ет какая – либо из простых импликант, то на пересечении соответствую щих столбца и строки ставится метка, например, (+).

Получение тупиковых ДНФ с помощью таблицы простых импликант связано с построением на ее основе так называемой сокращенной таблицы простых импликант. Такая таблица получается при вычеркивании из таб лицы простых импликант:

1) тех столбцов, которые содержат только по одной метке;

2) тех строк, импликанты которых содержат метки в вычеркнутых столбцах;

3) одного из тех двух столбцов, у которых имеются метки в одина ковых строках;

4) тех строк, которые в результате (в соответствии с п. 1-3) не со держат ни одной метки.

Построению тупиковой ДНФ при этом соответствует выбор такой со вокупности простых импликант, которая включает все те импликанты, ко торые принадлежат строчкам, вычеркнутым в соответствии с п. 2 (так на зываемое ядро булевой функции), и, кроме того, некоторую систему им пликант из сокращенной таблицы, метки которых, по крайней мере, один раз накрывают все ее столбцы. В отличие от ядра такая система в общем случае может содержать различные наборы простых импликант. Выбор набора импликант с минимальным суммарным числом переменных при нескольких возможных вариантах соответствует построению минимальной ДНФ заданной функции.


Построим таблицу простых импликант для полученной ДНФ функции Y X 2 X 1X 0 X 3 X 2 X 1 X 3 X 1 X 0 X 3 X 2 X В таблице 1.3 в соответствии с п.1 правил вычеркнем первый и по следний столбцы, соответствующие минтермам X 3 X 2 X 1 X 0 X 3 X 2 X 1 X и первую и последнюю строки (п.2 правил), соответствующие импликан там X 2 X 1 X 0 и X 3 X 2 X 0. Данные импликанты составляют ядро мини мальной тупиковой формы сокращенной ДНФ функции.

Затем, выполняя пункт 3, можно вычеркнуть два столбца, соответст вующих минтермам X 3 X 2 X 1 X 0 и X 3 X 2 X 1 X 0 или один столбец, соот ветствующий минтерму X 3 X 2 X 1 X 0. В любом из этих случаев для покры тия оставшегося минтерма X 3 X 2 X 1 X 0 нужно выбрать одну из простых импликант или X 3 X 2 X 1 или X 3 X 1 X 0, другая из этих импликант, покры вающая уже покрытые минтермы, будет избыточной и не влияет на зада ние функции.

Таблица 1. минтермы X3 X 2 X1 X0 X 3 X 2 X 1 X0 X3 X 2 X1X0 X 3 X 2 X 1 X X3 X 2 X1 X импликанты + X 2 X1 X0 + X3 X 2 X1 + + X3 X1 X0 + + X3 X 2 X0 + + Таким образом, минимальная тупиковая форма сокращенной ДНФ функции Y может быть записана в двух вариантах:

Y X 2 X 1 X 0 X 3 X 2 X 0 X 3 X 2 X 1, или Y X 2 X 1X 0 X 3 X 2 X 0 X 3 X 1 X 0.

Выбор оптимальной минимальной тупиковой формы для реализации функции в данном случае будет определяться удобством реализации.

Может существовать несколько тупиковых ДНФ функций. Искомая оптимальная (минимальная) тупиковая ДНФ совпадает с той из тупиковых ДНФ, которая содержит минимальное число вхождений аргументов.

Метод минимизации Квайна обычно применяется при минимизации функций, зависящих от сравнительно небольшого числа переменных. При увеличении числа переменных более удобными оказываются другие мето ды минимизации.

1.7.3. Метод Вейча - Карно Карта Карно или усовершенствованная диаграмма Вейча представляет собой прямоугольную таблицу специального вида, используемую для за дания булевых функций и применяемую с целью упрощения списка тупи ковых и минимальных ДНФ функций.

При построении карт Карно для задания функции, зависящей от n переменных, используют таблицу, содержащую 2n клеток. Каждой клетке присваивается номер, определяемый числом, запись которого в двоичной системе счисления совпадает с определенным набором значений перемен ных. При задании функции с помощью такой таблицы в каждой клетке за писывается значение этой функции (1 или 0) на соответствующем наборе значений переменных. При задании частично определенных функций в клетке, соответствующей набору значений переменных, на котором функ ция не определена, ставится метка (например, "ф").

Так, в каждую клетку (ячейку) заносится значение одного минтерма, причем размещение последних осуществляется таким образом, чтобы два смежных минтерма находились в соседних ячейках (соседними считаются ячейки, имеющие общие стороны, а также расположенные на краях тех же строк и столбцов карты).

Такой порядок размещения минтермов обеспечивается принятым способом образования наборов двоичных переменных (аргументов), соот ветствующих различным клеткам карты Карно. Все аргументы (для опре деленности рассматривается случай n=4) разбиваются на 2 группы, обычно X 1 X 0 и X 3 X 2 (хотя порядок разбиения может быть произвольным).

Набором аргументов одной группы (например, X 1, X 0 ) соответст вуют различные столбцы таблицы, наборам другой ( X 3, X 2 ) – различные строки (рис. 1,а).

Наборы аргументов каждой из групп, стоящие в соседних строках и столбцах, должны быть смежными, т.е. различаться формой вхождения не более, чем одного аргумента.

Для определенности крайний левый столбец и верхнюю сторону обо значают наборами с нулевыми значениями соответствующих аргументов (хотя это условие не является обязательным).

В рассматриваемом примере для функции Y X 3 X 2 X 1 X 0 четырех ар гументов столбцам соответствуют наборы - X 1 X 0, X 1 X 0, X 1 X 0, X 1 X 0, а строкам - X 3 X 2, X 3 X 2, X 3 X 2, X 3 X 2. Порядок чередования значений аргументов при переходе от одной строки (или столбца) к другой оказыва ется при этом одинаковым. Он соответствует перестановке цифр в цикли ческом коде двоичных чисел, а именно: 00, 01, 11, 10.

Набор аргументов, соответствующий определенной ячейке таблицы, составляет из наборов групп X 3 X 2 и X 1 X 0, обозначающих строку и столбец, на пересечении которых лежит рассматриваемая ячейка. В диа граммах Вейча перестановка аргументов в наборах, обозначающих рядом расположенные столбцы и строки, совпадает с чередованием их в простом двоичном коде чисел 00, 01, 10, 11, вследствие чего условие смежности минтермов выполняется не для всех соседних ячеек.

Рис. 1. Наряду с описанным применяется другой способ маркировки распо ложения минтермов в карте Карно: столбцы и строки с прямой формой вхождения аргументов в соответствующие им минтермы охватываются скобками (линиями), располагаемыми вдоль различных сторон карты;

воз ле скобок (линий) приводятся символы аргументов (рис. 1.8,б). Располо жение минтермов в пределах таблицы сохраняется таким же, как и на рис.

1.8,а.

Первым шагом минимизации функции, заданной алгебраически или таблично, является ее запись в виде карт Карно, т.е. запись значений мин термов логической функции в соответствующие ячейки карт Карно. Ячей ки, которым соответствуют единичные значения минтермов ( С i1 1 ), за полняются единицами. Нулевые значения минтермов ( С i1 0 ) не обозна чаются (рис. 1.8,б).

Для заполнения карты Карно нет необходимости в предварительной записи функции в СДНФ. Достаточно знать наборы аргументов, которым соответствуют единичные значения функции. В случае если исходная функция задана в виде какой-либо формулы, определение минтермов про изводится методом перебора аргументов (при этом карта Карно обеспечи вает развертывание формулы в СДНФ). В заполненной карте наглядно от ражаются смежные минтермы: им соответствуют единицы, расположенные в соседних ячейках (рис, 1.8,б).

Склеивание смежных минтермов, установление простых и избыточ ных импликант, поиск тупиковых и минимальных форм производится пу тем последовательных проб на основе анализа распределения единичных значений минтермов по ячейкам таблицы. Склеиваемые минтермы охва тываются контурами (незамкнутыми, если минтермы находятся в крайних ячейках). Двухступенчатому склеиванию (склеиванию по двум аргумен там) соответствуют контуры, охватывающие четыре соседние ячейки (об разующие квадрат, расположенные в строку, столбец, по углам таблицы и т.п.). Некоторые возможные случаи склеивания иллюстрируются картой Карно (рис. 1.8,б).

Тупиковой ДНФ соответствуют склеивания, в которых каждый мин терм не содержит лишних покрытий. Минимальной ДНФ – склеивания с наиболее рациональным распределением покрытий.

Считывание упрощенных форм с карт Карно состоит в определении импликант, получившихся в результате склеивания. В каждую из таких импликант входят аргументы, по которым склеивание не производилось.

Так упрощенная форма функции, карта Карно которой представлена на рис. 1.8,б (эта форма является минимальной ДНФ, т.к. есть минтермы, в которых покрытия повторяются), имеет вид:

Y X 2 X0 X 3 X 2 X 2 X0 X 3 X 2 X1.

Карты Карно для числа переменных 6 n 4 составляются анало гичным образом (рис. 1.9).

Пусть функция (СДНФ) пяти переменных задана картой Карно (рис.1.9,а). Тогда, используя общие правила, можно провести контуры, объединяющие 4 области. В результате минимизации получим МДНФ ви да Y X4 X3 X2 X0 X4 X0 X 3 X1 X0.

1 2 3 На рис.1.9,б приведена функция шести переменных, заданная картой Карно.

Минимизация этой функции приводит к следующей МДНФ Y X1 X0 X5 X 4 X1 X4 X 3 X1 X 4 X 2 X1.

1 2 Рис. 1. Сформулируем общие правила минимизации логических функций с помощью карт Карно:

1. составляем карту Карно заданной функции n переменных;

2. находим прямоугольные области на карте Карно, состоящие из максимального числа соседних единичных клеток. Эти области могут иметь только 2m клеток, где m = 0, 1, 2, …, n. Таким образом, в области может быть 1, 2, 4, 8, 16 и т.д. единичных клеток;

3. при определении покрытий (контуров) необходимо стремиться к тому, чтобы их число было минимальным;

4. покрытие единичных клеток следует начинать с выбора тех клеток, которые могут войти в одну и только одну m-область, а затем вы бранные таким образом единичные клетки покрываются m-областями мак симального размера (это правило позволяет исключить возможность появ ления лишних m-областей);

5. если единичных клеток, входящих только в одну область, нет, то следует рассмотреть несколько вариантов покрытия;

m-области, покрывающей 2m единичных клеток, соответствует 6.

импликанта (контерм), не зависящая от m переменных, причем, исключа ются те m переменных, которые имеют различные значения ( X i и X i ).

1.7.4. Минимизация частично определенных логических функций Частично (не полностью) определенными называют логические функции, значения которых заданы лишь для части полного множества возможных наборов их аргументов (минтермов).

Такие функции достаточно часто встречаются в задачах синтеза цифровых устройств, где их происхождение обусловлено тем, что некото рые сочетания входных двоичных переменных не встречаются (например, вследствие наличия избыточных кодовых групп при двоичном кодирова нии входных величин).

Наборы аргументов, на которых функция не определена, называют ся избыточными или запрещенными.

Пусть функция Y задана таблицей 1.4. Значения функции для номе ров наборов 5, 6 и 7 не определены.

Таблица 1. № Аргументы Функция набора X2 X1 X0 Заданная Доопределенная 0 000 0 1 001 0 2 010 0 3 011 1 4 100 1 5 101 ф 6 110 ф 7 111 ф При минимизации частично определенных функций производят их доопределение, которое состоит в произвольном задании значений функ ции на запрещенных наборах для получения наиболее простой минималь ной ДНФ функции (при этом учитывается возможность выполнения до полнительных склеиваний при доопределении функции единицами).

Карта Карно заданной таблицей 1.4 функции приведена на рис. 1.10,а.

Рис. 1, Возможности склеивания отсутствуют и функция имеет вид Y X 2 X1 X0 X 2 X1 X0.

Доопределяя функцию на 5, 6 и 7 наборах (рис. 1.10,б), получим воз можность для склеивания четырех и двух минтермов.

При этом минимальная ДНФ функция примет вид Y X2 X1X0.

1.7.5. Совместная минимизация логических функций В ряде случаев при минимизации нескольких функций одних пере менных путем некоторых преобразований можно добиться их реализации меньшим количеством логических элементов или меньшим числом входов используемых элементов.

Пусть, например, функции Y1 X 2, X 1, X 0 и Y2 X 2, X 1, X 0 заданы картами Карно. Проведя минимизацию, получим минимальные ДНФ этих функций (рис. 1.11) Y1 X 3 X 2 X 3 X 1, Y2 X 3 X 2 X 2 X 1.

Комбинационная схема, реализующая эти функции, представлена на рис.1.12,а. Из карт Карно, заданных функцией, следует, что если осущест вить минимизацию с учетом покрытия только общих минтермов X 3 X 2 X 1 X 0 и X 3 X 2 X 1 X 0, то функции можно представить в виде, отли чающемся от минимальной ДНФ Y1 X 3 X 2 X 3 X 2 X 1, Y2 X 3 X 2 X 3 X 2 X 1.

Контерм X 3 X 2 X 1 входит в обе функции, а для его реализации тре буется только один логический элемент И с тремя входами.

Рис. 1. Комбинационная схема реализации функции Y1 и Y2 приведена на рис. 1.12,б. Требуется уже 5 логических элементов (11 входов), а не 6 ( входов).

Таким образом, при совместной минимизации нескольких функций необходимо определять контермы, входящие во все функции или несколь ко из них, что приводит к существенному сокращению числа применяе мых ЛЭ или суммарного количества входов ЛЭ.

а) б) Рис. 1. Логическая схема реализации функции Y1 и Y2 с учетом покрытия общих минтермов приведена на рис. 1.12, б. Схема состоит из 5 логиче ских элементов (11 входов), а не 6 (12 входов).

ГЛАВА 2. ИНТЕГРАЛЬНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ 2.1. Классификация и основные параметры интегральных ло гических элементов Логическим элементом (ЛЭ) называется цифровая схема, предназна ченная для выполнения логических операций НЕ, ИЛИ, И, ИЛИ-НЕ, И-НЕ и др. Логические элементы, выполняемые в виде интегральных микросхем, называются интегральными логическими элементами (ИЛЭ). Применяе мые в настоящее время ИЛЭ в зависимости от вида используемых в них электрических сигналов можно разделить на две группы: потенциальные и импульсные.

П о т е н ц и а л ь н ы м и называются ИЛЭ, в которых значения вход ных и выходных двоичных переменных задаются определенным и уровня ми постоянного напряжения. В потенциальных ИЛЭ логическим значени ям нуля и единицы соответствуют два разных уровня потенциала. В и м п у л ь с н ы х ИЛЭ значение выходной логической переменной определено на интервале действия тактового (управляющего) импульса, подаваемого на специальный вход ИЛЭ. В таких элементах логической единице обыч но ставится в соответствие появление на выходе импульса, а логическому нулю - его отсутствие. Импульсные ИЛЭ находят ограниченное примене ние в радиоэлектронной аппаратуре. Наибольшее распространение полу чили потенциальные ИЛЭ, при изготовлении которых используется совре менная технология. Поэтому в данной главе будут рассмотрены только по тенциальные ИЛЭ. Необходимо отметить, что ИМС может включать не сколько ИЛЭ, изготовленных на одном кристалле и автономных в функ циональном отношении, но имеющих единые цепи питания.

В зависимости от способа кодирования логических значений нуля и единицы потенциальные ИЛЭ могут иметь положительную (прямую ) и отрицательную логику (табл. 2.1). Логические операции, выполняемые ИЛЭ, будут рассматриваться в дальнейшем только для положительной ло гики.

По схемотехническому построению современные ИЛЭ подразделяют ся на следующие типы:

элементы транзисторно - транзисторной логики (ТТЛ);

элементы транзисторно - транзисторной логики с диодами Шотки (ТТЛШ);

элементы на МОП - транзисторах с каналом n - типа (n - МОП);

элементы на комплементарных МОП - транзисторах (КМОП);

элементы эмиттерно - связанной логики (ЭСЛ);

элементы на МОП - транзисторах с затвором Шотки на основе арсенида галлия (ПТШ - GaAs);

элементы интегральной инжекционной логики (ИИЛ).

Таблица 2. Вид Полярность напряжения источника питания логики положительная отрицательная Uи.

Uи. t 1 0 положитель ная (прямая) t Uи. Uи. t 0 отрицатель ная (инверс- ная) t Параметры микросхем ИЛЭ можно разделить на статические и дина мические.

С т а т и ч е с к и е параметры характеризуют микросхему в стати ческом режиме. К ним относятся:

напряжение источника питания Uи.п;

входное U0вх и выходное U0вых напряжения логического нуля;

входное U1вх и выходное U1вых напряжения логической единицы;

входные I0вх, I1вх и выходные I0вых, I1вых токи логического нуля и еди ницы;

коэффициент разветвления по выходу Краз (нагрузочная способ ность), определяющий число однотипных микросхем ИЛЭ-нагрузок, кото рые можно подключить к выходу данного ИЛЭ без нарушения его нор мального функционирования;

коэффициент обьединения по входу Коб, определяющий максималь ное число входов, по которым реализуется логическая функция;

средняя потребляемая мощность Рпот.ср = ( Р0пот + Р1пот ) / 2, ( 2.1 ) где Р0пот и Р1пот - потребляемая логическим элементом мощность, при уровнях выходных сигналов,соответствующих логическому нулю и еди нице.

Статическая передаточная характеристика ИЛЭ. Статической пе редаточной характеристикой ИЛЭ называется зависимость его выходного напряжения Uвых от медленно изменяющегося входного Uвх. Возможны два типа этих характеристик: прямая (рис.2.1,а) и инверсная (рис.2.1,б).

Первая реализуется в элементах неинвертирующего типа (И,ИЛИ), а вто рая - инвертирующих (НЕ,И-НЕ,ИЛИ-НЕ).

Uвых Uвых В А C D D C 0А В Uвх 0 Uвх U0 U0пор U1пор U1 0 U U1пор UU пор а) б) Рис.2. Напряжения логического нуля U0 и логической единицы U1 соответст вуют точкам пересечения характеристики передачи и прямой единичного усиления ( точки А и В ). Пороговые напряжения U0пор и U1пор соответст вуют точкам C и D характеристики передачи, в которых коэффициент пе редачи равен единице.

Допустимое напряжение статической помехи Uп,определяемое наи большим значением помехи, действующей на входе схемы, при котором сохраняется работоспособность логического элемента. Последнее означа ет, что помеха не должна вызывать ложного перехода логической единицы в ноль и наоборот. При достаточно большой амплитуде помехи возможно ложное срабатывание ИЛЭ, когда при входном уровне U0 на выходе неин вертирующего элемента формируется уровень логической единицы U1 и наоборот. При передаче низкого уровня ложное срабатывание возможно при положительной помехе U+пом = U0пор - U0, а при передаче высокого уровня - отрицательной U-пом = U1 - U1пор. Допустимое напряжение помехи определяется выражением:

Uп = ( U+пом ;

U-пом )мак ( 2.1 ) В практических схемах Uп колеблется в пределах от (0,1-0,3)В для элементов с низкой помехозащищенностью и до (0,7-1,0)В и выше для элементов с высокой помехозащищенностью.

Д и н а м и ч е с к и е параметры характеризуют свойства ИМС в режиме переключения (рис.2.2). К ним относятся:

время перехода из состояния логического нуля в состояние логической единицы - t0,1;

время перехода из состояния логической единицы в состояние логиче ского нуля - t1.0;

время задержки распространения сигнала при выключении микросхемы 0. - t зд. р.;

время задержки распространения сигнала при включении микросхемы 1. t зд. р.;

среднее время задержки распространения tзд. р. ср = ( t0.1зд. р. + t1.0здю. р )/ 2 ( 2.2 ) Среднее время задерж ки распространения опреде ляет быстродействие ИЛЭ.

По быстродействию логиче ские элементы можно разде лить на следующие:

сверхвысокого быстродейст вия – tзд. р. ср. 1 нс;

высокого быстродействия – 1 нс tзд. р. ср. 10 нс;

низкого быстродействия tзд. р. ср. 50 нс.

Указанные границы ус ловны и вводятся для удобст ва анализа возможностей Рис.2. микросхем ИЛЭ различных серий и решения вопросов их применения в устройствах 2.2. Транзисторно - транзисторные логические элементы (ТТЛ).

Схема транзисторно - транзисторного логического элемента с про стым инвертором ( инвертирующим ключом ) приведена на рис. 2.3.

В состав элемента входит ключевая схема на транзисторе VT2.

Управление схемой осуществляется с помощью многоэмиттерного транзи стора VT1. Многоэмиттерный транзистор специально разработан для инте гральных логических схем и не имеет дискретного аналога. Он выполняет ся исключительно на кремниевых n - p - n структурах. На эмиттеры тран зистора VT1 подаются сигналы высокого (логическая единица) или низко го (логический ноль) уровней. Рассмотрим работу схемы.



Pages:   || 2 | 3 | 4 | 5 |   ...   | 7 |
 





 
© 2013 www.libed.ru - «Бесплатная библиотека научно-практических конференций»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.